制造用于半导体应用的环绕式水平栅极器件的纳米线的方法技术

本公开内容提供用于在半导体芯片的环绕式水平栅极(hGAA)结构中以期望的材料形成用于纳米线结构的纳米线间隔物的方法。在一个实例中，在基板上形成用于纳米线结构的纳米线间隔物的方法包含：在基板上执行横向蚀刻工艺，该基板上设置有多材料层，其中该多材料层包含重复成对的第一层及第二层，该第一层及该第二层各自具有分别在该多材料层中暴露的第一侧壁及第二侧壁，其中横向蚀刻工艺主要蚀刻该第二层并蚀刻穿过该第二层而在该第二层中形成凹部；以介电质材料填充该凹部；和从该凹部移除过度填充的介电质层。

【技术实现步骤摘要】
【国外来华专利技术】制造用于半导体应用的环绕式水平栅极器件的纳米线的方法背景
本专利技术的实施方式一般地涉及用于在半导体基板上形成具有期望的材料的垂直堆叠的纳米线的方法，且尤其是，涉及用于以期望的材料在半导体基板上形成在三维半导体制造应用的垂直堆叠的纳米线的方法。
技术介绍
可靠地生产亚半微米(sub-halfmicron)及更小的特征是半导体器件的下一代超大型集成电路(VLSI)及极大型集成电路(ULSI)的关键技术挑战之一。然而，随着电路技术的限制被推进，VLSI及ULSI技术的缩小的尺寸对处理能力提出了额外的要求。在基板上可靠地形成栅极结构对于VLSI及ULSI的成功及对于持续努力增加单个基板及裸片的电路密度及品质是重要的。随着下一代装置的电路密度增加，诸如通孔、沟道、接点、栅极结构及其他特征之类的互连的宽度，以及介于其间的介电质材料减小到25nm及20nm尺寸并且超出该范围，而介电质层的厚度则维持实质上恒定，带来的结果为特征的深宽比(aspectratio)增加。此外，减小的通道长度经常导致具有传统的平面MOSFET架构的显著的短通道效应。为了促使下一代装置及结构的制造，经常采用三维(3D)器件结构以改善晶体管的性能。特定而言，经常采用鳍式场效晶体管(FinFET)以增进器件性能。FinFET器件通常包含具有高深宽比的半导体鳍片，其中在半导体鳍片上形成晶体管的通道及源极区/漏极区。随后在鳍片器件的一部分上方及沿侧边形成栅极电极，从而利用通道及源极区/漏极区的增加的表面积的优点以产生更快、更可靠及更好控制的半导体晶体管器件。FinFET的进一步优点包含减少短通道效应及提供更高的电流。具有hGAA构造的器件结构经常通过环绕栅极以抑制短通道效应及相关的漏电流而提供优异的静电控制。在一些应用中，针对下一代半导体器件应用采用环绕式水平栅极(horizontalgate-all-around；hGAA)结构。hGAA器件结构包含以堆叠构造悬置且由源极区/漏极区连接的数个晶格匹配通道(例如，纳米线)。在hGAA结构中，经常采用不同材料来形成通道结构(例如，纳米线)，此举可能非期望地增加将全部这些材料整合在纳米线结构中而不使器件性能变劣的制造困难度。举例而言，与hGAA结构有关的挑战之一包含在金属栅极与源极/漏极之间存在大的寄生电容。该寄生电容的不当管理可能造成器件性能大幅劣化。因此，需要用于在良好轮廓及尺寸控制下以适当材料在基板上形成用于hGAA器件结构的通道结构的改良的方法。
技术实现思路
本公开内容提供用于在半导体芯片的环绕式水平栅极(hGAA)结构中以期望的材料形成用于纳米线结构的纳米线间隔物的方法。在一个实例中，一种在基板上形成用于纳米线结构的纳米线间隔物的方法包含：在基板上执行横向蚀刻工艺，该基板上设置有多材料层，其中该多材料层包含重复成对的第一层及第二层，该第一层及该第二层各自具有分别在该多材料层中暴露的第一侧壁及第二侧壁，其中横向蚀刻工艺主要蚀刻该第二层并蚀刻穿过该第二层而在该第二层中形成凹部；以介电质材料填充该凹部；和移除延伸超过该凹部的介电质层。附图说明以上简要概述的本专利技术的上述详述特征能够被具体理解的方式、以及本公开内容的更特定描述，可以通过参照实施方式获得。然而，应注意到，附图仅绘示本专利技术的典型实施方式，因而不应被视为对本专利技术的范围的限制，因为本专利技术可允许其他等同有效的实施方式。图1描绘等离子体处理腔室，该等离子体处理腔室可用于在基板上执行蚀刻工艺；图2描绘等离子体处理腔室，该等离子体处理腔室可用于在基板上执行沉积工艺；图3描绘处理系统，该处理系统可包含将并入该处理系统中的图1及图2的等离子体处理腔室；图4描绘用于制造形成在基板上的纳米线结构的方法的流程图；图5A-图5F描绘在图4的制造处理期间用于形成具有期望的材料的纳米线结构的序列的一个实例的截面图；及图6描绘用于制造形成在基板上的纳米线结构的另一个方法的流程图；图7A-图7D2描绘在图6的制造处理期间用于形成具有期望的材料的纳米线结构的序列的一个实例的截面图；图8描绘用于制造形成在基板上的纳米线结构的又另一个方法的流程图；图9A-图9C描绘在图8的制造处理期间用于形成具有期望的材料的纳米线结构的序列的一个实例的截面图；图10描绘用于制造形成在基板上的纳米线结构的又另一个方法的流程图；图11A-图11D描绘在图10的制造处理期间用于形成具有期望的材料的纳米线结构的序列的一个实例的截面图；和图12描绘环绕式水平栅极(hGAA)结构的实例的示意图。为了便于理解，已尽可能地使用相同的附图标号来指示附图中共通的相同元件。考虑到，一个实施方式的元件及特征在没有进一步描述的情况下可有益地并入其他实施方式中。然而，应注意到，附图仅绘示本专利技术的示例性实施方式，因而不应被视为对本专利技术的范畴的限制，因为本专利技术可允许其他等同有效的实施方式。具体实施方式提供用于制造针对环绕式水平栅极(hGAA)半导体装置结构具有受控的寄生电容的纳米线结构中的纳米线间隔物的方法。在一个实例中，可在基板上形成超晶格结构，该超晶格结构包括以交替堆叠形成方式安置的不同材料(例如，第一材料及第二材料)，该超晶格结构稍后将用作为环绕式水平栅极(hGAA)半导体装置结构的纳米线(例如，通道结构)。可执行一系列的沉积工艺及蚀刻工艺以在具有低寄生电容的纳米线结构中形成纳米线间隔物。在超晶格结构中的第一材料的侧壁上形成的纳米线间隔物选自具有减少的寄生电容的材料的群组。根据需要可在第一材料与纳米线间隔物之间形成衬垫结构。用于纳米线间隔物的适合的材料包含低介电常数(low-k)材料、介电材料或甚至气隙。图1为用于蚀刻金属层的示例性蚀刻处理腔室100的简化剖视图。示例性蚀刻处理腔室100适用于从基板502移除一或多个膜层。可经调适以获益于本专利技术的处理腔室的一个实例为可购自位于加利福尼亚州圣克拉拉的应用材料公司的AdvantEdgeMesaEtch处理腔室。可以预期其他工艺腔室，包含来自其他制造商的处理腔室，可适于实践本专利技术的实施方式。蚀刻处理腔室100包含腔室主体105，腔室主体105具有界定于腔室主体105中的腔室容积101。腔室主体105具有侧壁112及底部118，侧壁112及底部118耦接至接地126。侧壁112具有衬垫115以保护侧壁112且延长蚀刻处理腔室100的维护周期之间的时间。腔室主体105及与蚀刻处理腔室100相关的部件的尺寸并不受限制且一般而言成比例地大于将在腔室主体105及蚀刻处理腔室100中处理的基板502的大小。基板大小的实例包含200mm直径、250mm直径、300mm直径及450mm直径以及其他直径。腔室主体105支撑腔室盖组件110以包围腔室容积101。腔室主体105可由铝或其他适合的材料所制造。基板出入口113穿过腔室主体105的侧壁112而形成，从而促进基板502传送入蚀刻处理腔室100及传送出蚀刻处理腔室100。基板出入口113可耦接至基板处理系统(未示出)的移送腔室和/或其他腔室。泵送口145穿过腔室主体305的侧壁112而形成，且泵送口145连接至腔室容积101。泵送装置(未示出)穿过泵送口145而耦接至腔室容积101以抽空且控制腔室容积101中的压力。泵送装置可包含一本文档来自技高网...

【技术保护点】
1.一种在基板上形成用于纳米线结构的纳米线间隔物的方法，所述方法包括以下步骤：在基板上执行横向蚀刻工艺，所述基板上设置有多材料层，其中所述多材料层包含重复成对的第一层及第二层，所述第一层及所述第二层各自具有分别在所述多材料层中暴露的第一侧壁及第二侧壁，其中所述横向蚀刻工艺主要蚀刻所述第二层并蚀刻穿过所述第二层而在所述第二层中形成凹部；以介电质材料填充所述凹部；和移除延伸超出所述凹部的介电质层。

【技术特征摘要】
【国外来华专利技术】2016.01.05 US 62/275,0831.一种在基板上形成用于纳米线结构的纳米线间隔物的方法，所述方法包括以下步骤：在基板上执行横向蚀刻工艺，所述基板上设置有多材料层，其中所述多材料层包含重复成对的第一层及第二层，所述第一层及所述第二层各自具有分别在所述多材料层中暴露的第一侧壁及第二侧壁，其中所述横向蚀刻工艺主要蚀刻所述第二层并蚀刻穿过所述第二层而在所述第二层中形成凹部；以介电质材料填充所述凹部；和移除延伸超出所述凹部的介电质层。2.如权利要求1所述的方法，进一步包括以下步骤：在将所述介电质材料填充于所述凹部中之前，于所述凹部中形成衬垫层。3.如权利要求2所述的方法，进一步包括以下步骤：在将所述介电质材料填充于所述凹部中之前，移除形成在所述第一层的所述第一侧壁上的所述衬垫层。4.如权利要求2所述的方法，其中所述衬垫层包含多于一个层。5.如权利要求2所述的方法，其中所述衬垫层为氮化硅(siliconnitride)、氮氧化硅(siliconoxynitride)、碳氧化硅(siliconoxycarbide)、氮碳化硅(siliconcarbonitride)或碳氮氧化硅(siliconoxycarbonitride)或具有掺杂剂的硅材料。6.如权利要求2所述的方法，其中所述衬垫层是由ALD工艺所制造。7.如权利要求2所述的方法，其中所述衬垫层具有介于约0.5nm与约5nm之间的厚度。8.如权利要求1所述的方法，其中所述多材料层的所述第一层为本质硅层且所述多材料层的所述第二层为SiGe层，同时所述基板为硅基板。9.如...

【专利技术属性】
技术研发人员：邴希·孙·伍德，迈克尔·G·沃德，孙诗雨，迈克尔·丘吉克，纳姆·孙·基姆，仲华，黄奕樵，殷正操，张郢，池农·倪，林·董，冬青·杨，
申请(专利权)人：应用材料公司，
类型：发明
国别省市：美国,US