半导体装置以及包括该半导体装置的显示装置制造方法及图纸

本发明专利技术提供一种耗电量得到降低的半导体装置以及包括半导体的显示装置。该半导体装置产生供应到缓冲放大器的偏置电压。在显示装置显示静态图像时，在下一个帧中不需要从缓冲放大器向像素阵列供应用于改写图像的数据信号，因此电路构成为使缓冲放大器处于待机状态(暂时停止)。具体而言，通过停止从BGR电路向半导体的参考电流的输入并且从半导体装置向缓冲放大器施加偏置电压，暂时停止缓冲放大器的工作。

【技术实现步骤摘要】
【国外来华专利技术】半导体装置以及包括该半导体装置的显示装置
本专利技术的一个方式涉及一种半导体装置以及包括该半导体装置的显示装置。本专利技术的一个方式不局限于上述
本说明书等所公开的专利技术的
涉及一种物体、方法或制造方法。另外，本专利技术的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(compositionofmatter)。具体而言，作为本说明书所公开的本专利技术的一个方式的
的例子可以举出半导体装置、显示装置、液晶显示装置、发光装置、蓄电装置、摄像装置、存储装置、处理器、电子设备、这些装置的驱动方法、这些装置的制造方法、这些装置的检查方法或者包括这些装置的系统。
技术介绍
近年来，显示装置的高清化得到了推进。随着显示装置的高清化得到推进，有用来向显示装置传达图像信号或者供应电力的电路或布线的数量增加的倾向。另外，由于电路或布线的个数增加，所以显示装置的耗电量也容易变大。另外，作为减少显示装置的耗电量的方法之一，已知如下技术：当连续地显示同一图像(静态图像)时，减少信号写入工作(下面有时称为“刷新工作”)的次数的技术(专利文献1)。另外，将刷新工作的频度称为刷新速率。[参考文献][专利文献][专利文献1]日本专利申请公开第2011-237760号公报
技术实现思路
通过驱动显示装置所具备的驱动电路(或者有时也称为驱动器IC(IntegratedCircuit))，可以在显示装置中显示图像。驱动电路包括串并转换电路、移位寄存器电路、电平转换电路、传输晶体管逻辑电路以及缓冲放大电路等。供应到驱动电路的图像信号先在这些电路中被处理，再被供应至像素阵列。尤其是，缓冲放大电路具有如下功能：将在各电路中被处理的信号放大至规定的大小并向像素供应被放大的信号的功能。在驱动显示装置期间对缓冲放大电路供应多个偏置电压，在连续地显示同一图像(静态图像)的情况下也连续地供应该多个偏置电压。就是说，由于偏置电压被连续地供应，所以显示装置的耗电量增加。本专利技术的一个方式的目的之一是提供一种新颖的半导体装置。另外，本专利技术的一个方式的目的之一是提供一种包括新颖的半导体装置的显示装置或显示模块。另外，本专利技术的一个方式的目的之一是提供一种使用包括新颖的半导体装置的显示装置或显示模块的电子设备。另外，本专利技术的一个方式的目的之一是提供一种具有包括新颖的半导体装置的显示装置或显示模块的系统。另外，本专利技术的一个方式的目的之一是提供一种耗电量得到降低的半导体装置、包括该半导体装置的显示装置或者包括该半导体装置的显示模块。另外，本专利技术的一个方式的目的之一是提供一种可见度优异的显示装置或显示模块。另外，本专利技术的一个方式的目的之一是提供一种显示质量良好的显示装置或者显示模块。注意，本专利技术的一个方式的目的不局限于上述列举的目的。上述列举的目的并不妨碍其他目的的存在。另外，其他目的是上面没有提到而将在下面的记载中进行说明的目的。所属
的普通技术人员可以从说明书或附图等的记载中得知并衍生其他目的。此外，本专利技术的一个方式实现上述目的及其他目的中的至少一个目的。此外，本专利技术的一个方式不需要实现所有的上述目的及其他目的。(1)本专利技术的一个方式是一种半导体装置，该半导体装置包括第一电路至第五电路以及第一布线至第k布线(k为2以上的整数)，其中，第一电路包括输入端子，第二电路包括第一输出端子至第(2k)输出端子，第一电路通过第h布线(h为1至k的整数)与第二电路电连接，在半导体装置处于驱动状态时，第一电路根据被输入到输入端子的电位分别对第一布线至第k布线施加第一电位至第k电位，在半导体装置处于驱动状态时，第二电路根据从第一布线至第k布线输入的第一电位至第k电位分别从第一输出端子至第(2k)输出端子输出第(k+1)电位至第(3k)电位，第三电路与第一布线至第k布线电连接，第四电路与第一输出端子至第k输出端子电连接，第五电路与第(k+1)输出端子至第(2k)输出端子电连接，第三电路在半导体装置处于待机状态时对第一布线至第k布线施加低电平电位，第四电路在半导体装置处于待机状态时对第一输出端子至第k输出端子输出高电平电位，第五电路在半导体装置处于待机状态时对第(k+1)输出端子至第(2k)输出端子输出低电平电位。(2)另外，本专利技术的一个方式是上述(1)的半导体装置，其中第一电路包括第一晶体管至第k晶体管，第一晶体管的第一端子与输入端子电连接，第h晶体管的第一端子与第h晶体管的栅极电连接，第h晶体管的第一端子与第h布线电连接，第g晶体管(g为1至(k-1)的整数)的第二端子与第(g+1)晶体管的第一端子电连接。(3)另外，本专利技术的一个方式是上述(2)的半导体装置，其中第一晶体管至第k晶体管是n沟道晶体管。(4)另外，本专利技术的一个方式是上述(1)至(3)中任一个半导体装置，其中第三电路包括第(k+1)晶体管至第(2k)晶体管，第(k+h)晶体管的第一端子与第h布线电连接，第(k+1)晶体管至第(2k)晶体管的栅极彼此电连接。(5)另外，本专利技术的一个方式是上述(4)的半导体装置，其中第(k+1)晶体管至第(2k)晶体管是n沟道晶体管。(6)另外，本专利技术的一个方式是上述(5)的半导体装置，其中第(k+1)晶体管至第(2k)晶体管中的至少一个包括背栅极，通过对背栅极施加电位，使包括背栅极的晶体管的阈值电压漂移。(7)另外，本专利技术的一个方式是上述(1)至(6)中任一个半导体装置，其中第四电路包括第(2k+1)晶体管至第(3k)晶体管，第(2k+h)晶体管的第一端子与第h输出端子电连接，第(2k+1)晶体管至第(3k)晶体管的栅极彼此电连接。(8)另外，本专利技术的一个方式是上述(7)的半导体装置，其中第(2k+1)晶体管至第(3k)晶体管是p沟道晶体管。(9)另外，本专利技术的一个方式是上述(1)至(8)中任一个半导体装置，其中第五电路包括第(3k+1)晶体管至第(4k)晶体管，第(3k+h)晶体管的第一端子与第(k+h)输出端子电连接，第(3k+1)晶体管至第(4k)晶体管的栅极彼此电连接。(10)另外，本专利技术的一个方式是上述(9)的半导体装置，其中第(3k+1)晶体管至第(4k)晶体管是n沟道晶体管。(11)另外，本专利技术的一个方式是上述(10)的半导体装置，其中第(3k+1)晶体管至第(4k)晶体管中的至少一个包括背栅极，通过对背栅极施加电位，使包括背栅极的晶体管的阈值电压漂移。(12)另外，本专利技术的一个方式是上述(1)至(11)中任一个半导体装置，其中包括在第二电路中的第(4k+1)晶体管的总数为(4k2)，该第(4k+1)晶体管配置为第二电路的(2k)行(2k)列，在第二电路的第j列(j为1至(2k)的整数)中(2k)个第(4k+1)晶体管串联连接，第二电路的第j列且第k行的第(4k+1)晶体管与第二电路的第j列且第(k+1)行的第(4k+1)晶体管的连接部分为第j节点，第二电路的第(k+h)行且第一列至第k列的第(4k+1)晶体管的栅极与第h布线电连接，第二电路的第h行且第(k+1)列至第(2k)列的第(4k+1)晶体管的栅极与第h输出端子电连接，第二电路的第h列且第一行至第(k+1-h)行的第(4k+1)晶体管的栅极与第h节本文档来自技高网...

【技术保护点】
1.一种半导体装置，包括：包括第一输入端子的第一电路；包括第二输入端子、第一输出端子以及第二输出端子的第二电路；与所述第一电路及所述第二电路电连接的第三电路；与所述第一输出端子电连接的第四电路；以及与所述第二输出端子电连接的第五电路，其中，在所述半导体装置处于驱动状态时，所述第一电路根据被输入到所述第一输入端子的第二电位而对所述第二输入端子施加第一电位，在所述半导体装置处于驱动状态时，所述第二电路输出来自所述第一输出端子的第一偏置电压及来自所述第二输出端子的第二偏置电压，并且，在所述半导体装置处于待机状态时，所述第三电路对所述第一电路及所述第二电路施加第一低电平电位，所述第四电路对所述第一输出端子输出高电平电位，且所述第五电路对所述第二输出端子输出第二低电平电位。

【技术特征摘要】
【国外来华专利技术】2015.12.18 JP 2015-2471331.一种半导体装置，包括：包括第一输入端子的第一电路；包括第二输入端子、第一输出端子以及第二输出端子的第二电路；与所述第一电路及所述第二电路电连接的第三电路；与所述第一输出端子电连接的第四电路；以及与所述第二输出端子电连接的第五电路，其中，在所述半导体装置处于驱动状态时，所述第一电路根据被输入到所述第一输入端子的第二电位而对所述第二输入端子施加第一电位，在所述半导体装置处于驱动状态时，所述第二电路输出来自所述第一输出端子的第一偏置电压及来自所述第二输出端子的第二偏置电压，并且，在所述半导体装置处于待机状态时，所述第三电路对所述第一电路及所述第二电路施加第一低电平电位，所述第四电路对所述第一输出端子输出高电平电位，且所述第五电路对所述第二输出端子输出第二低电平电位。2.根据权利要求1所述的半导体装置，其中所述第一电路包括晶体管，所述晶体管的栅极及所述晶体管的第一端子与所述第一输入端子电连接，并且所述晶体管的第二端子与用来供应低电平电位的布线电连接。3.根据权利要求1所述的半导体装置，其中所述第二电路包括串联电连接的p沟道晶体管及n沟道晶体管。4.根据权利要求1所述的半导体装置，其中所述第三电路包括晶体管，所述晶体管的第一端子与所述第一电路及所述第二电路电连接，并且所述晶体管的第二端子与用来供应低电平电位的布线电连接。5.根据权利要求1所述的半导体装置，其中所述第四电路包括晶体管，所述晶体管的第一端子与所述第一输出端子电连接，并且所述晶体管的第二端子与用来供应高电平电位的布线电连接。6.根据权利要求1所述的半导体装置，其中所述第五电路包括晶体管，所述晶体管的第一端子与所述第二输出端子电连接，并且所述晶体管的第二端子与用来供应低电平电位的布线电连接。7.根据权利要求1所述的半导体装置，其中所述第三电路、所述第四电路及所述第五电路的每一个包括晶体管，所述第三电路及所述第五电路的每一个晶体管的栅极与用来供应待机信号的布线电连接，并且所述第四电路的所述晶体管的栅极与用来供应所述待机信号的反转信号的布线电连接。8.根据权利要求1所述的半导体装置，其中所述第一电路、所述第二电路、所述第三电路及所述第五电路的每一个包括其沟道形成区域包括氧化物半导体的晶体管。9.根据权利要求1所述的半导体装置，其中所述第三电路及所述第五电路的每一个包括具有背栅极的晶体管。10.根据权利要求1所述的半导体装置，其中所述半导体装置是偏压发生器。11.一种显示...

【专利技术属性】
技术研发人员：高桥圭，
申请(专利权)人：株式会社半导体能源研究所，
类型：发明
国别省市：日本,JP