当前位置: 首页 > 专利查询>东南大学专利>正文

一种基于数模混合信号的TIADC系统校准方法技术方案

技术编号:18814263 阅读:69 留言:0更新日期:2018-09-01 10:25
本发明专利技术公开了一种基于数模混合信号的TIADC系统校准方法,包括:对通道间失调和增益失配进行校准,包括:对于失调和增益失配分别得到待校准通道输出和参考通道输出;采用LMS迭代算法分别收敛得到对于失调误差系数和增益失配系数的估算,及分别减去获得待校准通道的输出;对采样时刻失配进行校准,包括:先校准与参考通道相差相位的通道,计算出该通道时间误差,以计算出的互相关函数差值的平均值作为时间误差估计值,提取输入信号在电压域完成校准;利用改进的LMS迭代式,得出其余通道的采样时刻失配误差,及计算以进行补偿完成校准。本发明专利技术有效提高了TIADC的SNR、SFDR等系统动态指标,同时具备较低的计算复杂度和硬件开销,易于集成。

A calibration method of TIADC system based on mixed signal

The invention discloses a calibration method for TIADC system based on mixed digital and analog signals, which includes: calibrating inter-channel misalignment and gain mismatch, including: obtaining the output of the channel to be calibrated and the output of the reference channel respectively for the misalignment and gain mismatch; adopting LMS iterative algorithm to converge to obtain the error coefficient and gain for the misalignment respectively Estimation of mismatch coefficient and subtraction to get the output of the channel to be calibrated; calibration of sampling time mismatch, including: first calibrate the channel phase difference with the reference channel, calculate the channel time error, to calculate the average value of the calculated cross-correlation function difference as the time error estimate, extract the input signal in the The voltage domain is calibrated, and the sampling time mismatch error of the remaining channels is obtained by using the improved LMS iteration formula, and the compensation is calculated to complete the calibration. The invention effectively improves the system dynamic indexes such as SNR, SFDR of TIADC, and has low computational complexity and hardware overhead, and is easy to integrate.

【技术实现步骤摘要】
一种基于数模混合信号的TIADC系统校准方法
本专利技术涉及一种基于数模混合信号的TIADC系统校准方法,属于高速模数转换器的

技术介绍
随着集成电路产业的快速发展,数字信号处理技术因其高速、高精度、低成本、抗干扰等优点而被广泛运用于通信、医疗、消费电子等各个领域。然而,现实世界中的声音、图像、光、电、温度、压强等绝大多数物理量都是模拟信号,必须通过ADC(模数转换器)这一衔接模拟世界和数字世界的重要桥梁,才能运用于数字信号处理。当今,无线通信、雷达、测量以及图像处理等领域对高速、高精度、低功耗ADC的需求日益增加。因此,高性能ADC的研究与开发对整个信息产业的发展具有非常重要意义。对于高速数字信号应用来说,由于每种半导体所能提供的带宽总是有限的,所以相应的ADC的转换速率也是有限的,单片单工艺的ADC越来越难以满足高速系统的要求。实现更高采样率的高精度ADC的一种行之有效的方法是采用多通道时间交织(Time-Interleaved)结构,即使用M片ADC芯片通过并行交替采样方式来实现更高的采样率。系统采样率相对于单片ADC提升了M倍。然而,由于信号延迟以及制造工艺等原因,各通道间总存在一些非理想因素如偏置失配、增益失配以及采样时间失配等,这三种失配会引起采样信号的幅度和相位调制,在频谱上表现为在相应频点上产生杂散,出现失真信号。导致ADC系统性能下降,因此需要采取措施抑制或者消除这类失配。在高速高精度采集系统中,虽然使用多通道时间交织ADC(TIADC)能够实现在同等精度下采样速度成倍提高,但其自身也存在固有缺点,通道之间存在的失配误差严重制约着多通道时间交织ADC的转换精度,降低整个采样系统的信噪比(SNR)和无杂散动态范围(SFDR)。时间交织并行采样系统主要存在三种失配:失调失配(offsetmismatch)、增益失配(gainmismatch)、采样时刻失配(time-skewmismatch)。这三种失配会引起采样信号的幅度和相位调制,在频谱上表现为在相应频点上产生杂散,出现失真信号。目前对于失配的主流校准方法主要分为模拟信号校准和全数字校准方法,模拟校准方法多采用在模拟域设计校准电路(比如可变延迟线),但额外增加的模拟电路易受环境、温度及电压变化影响。全数字校准虽然抗工艺、电压和温度能力强,但采用补偿FIR滤波器组一方面计算复杂度上升,增加了硬件开销;另一方面也限制了输入信号带宽。
技术实现思路
本专利技术所要解决的技术问题在于克服现有技术的不足,提供一种基于数模混合信号的TIADC系统校准方法,克服TIADC系统中各类误差所造成的影响,从较低计算复杂度和低硬件开销角度,采用以数字校准为主的数模混合技术,在获得良好的抗PVT能力同时,取消了全数字域校准对复杂FIR滤波器组的需求,对TIADC系统内各类误差进行估计和校准。本专利技术具体采用以下技术方案解决上述技术问题:一种基于数模混合信号的TIADC系统校准方法,包括以下步骤:对通道间失调和增益失配进行校准,包括:对于失调失配,根据待校准子通道ADC输出进行累加平均运算,及对于增益失配对待校准子通道ADC输出进行求绝对值再进行累加平均运算,并分别提取两者的统计特性,及分别得到失调失配和增益失配在待校准的第i个通道输出Vi和参考通道输出V1;设置失调和增益失配估计迭代步长μo和μg,将待校准的第i通道输出Vi和参考通道输出V1作差,采用LMS迭代算法分别收敛得到对于失调误差系数bi和增益失配系数1-ai的估算,及在待校准的第i通道输出分别减去收敛得到的失调误差系数bi和增益失配系数1-ai,以获得失调失配和增益失配在校准后第i通道的输出;对采样时刻失配进行校准,包括:以第一通道为参考,利用通道间互相关运算计算出与之相位相差π/2的第三通道时间误差,以获得互相关函数差值DΔT的平均值;根据所得互相关函数差值DΔT的平均值提取出每个周期的采样时刻估计值Tskew_EST;通过线性逼近,在模拟电压域获得输入信号斜率通过数字可控电容阵列来获得delta采样比例因数,在电压域上加校准电压Vcorr,使得第k个校准周期的采样时刻估计值Tskew_EST(k)进行迭代且迭代于0;利用电压域校准方法将第三通道采样时刻失配校准完成后将第三通道的输出作为ref2,联合第一通道的输出和下一采样周期下的第一通道的输出为参考ref1,利用得到的输入信号斜率为导数,分别计算出第二和第四通道的输出均方差,及获得采样时刻失配的误差估计计算出第i通道的误差信号利用LMS迭代式,得出第二和第四通道的采样时刻失配及根据第i通道的误差信号和采样时刻失配计算,以进行补偿完成校准。进一步地,作为本专利技术的一种优选技术方案,所述方法中对通道间失调和增益失配校准采用LMS迭代算法,具体采用公式:bi(k)=bi(k-1)+μo(Vi(k-1)-V1(k-1))ai(k)=ai(k-1)+μg(|Vi(k-1)|-|V1(k-1)|)进一步地,作为本专利技术的一种优选技术方案,所述方法中对增益失配获得校准后第i通道的输出为:其中,为校准后的第i通道输出值;第i通道相对于参考通道1的增益误差为Δgi=G1/Gi;yi(k)为第i通道的输出值;hi由增益失配系数1-ai中ai乘以yi(k)所得。进一步地,作为本专利技术的一种优选技术方案,所述方法中获得互相关函数差值DΔT的平均值采用公式:以及,Rx(τ)为输入信号的自相关函数;τ=Tck下计算TCK为ADC的时钟周期。本专利技术采用上述技术方案,能产生如下技术效果:本专利技术提供的一种基于数模混合信号的TIADC系统校准方法,其中失调和增益失配利用基于LMS迭代的自有通道协同校准,不需要注入额外的随机信号即可消除通道间的相对失配误差。采样时刻失配通过基于电压域的后台闭环技术进行校准,用数字可控电容阵列代替传统的可变延迟线,同时取消在开环后台校准条件下对额外ADC参考通道和数字FIR补偿滤波器组的需求,提取输入信号斜率实现采样时刻失配校准,很大程度上降低了计算复杂度和硬件开销。因此,本专利技术可以对同时存在失调、增益、采样时刻三种失配的TIADC系统进行误差校准。从而有效提高了TIADC的SNR、SFDR等系统动态指标。同时校准算法具备较低的计算复杂度和硬件开销,易于集成。附图说明图1为本专利技术提出的TIADC系统校准原理框图;图2为本专利技术所提出的校准算法的流程图;图3为本专利技术提出的失调和增益失配协同校准算法框图;图4为本专利技术提出的基于TI-pipelineADC的T_skew校准原理图;图5为本专利技术提出的电压域校准技术的电路实现图。图6为经过本专利技术的校准算法处理前后的TIADC输出信号频谱图。具体实施方式下面结合说明书附图对本专利技术的实施方式进行描述。本专利技术方法中的TIADC系统整体结构如附图1所示,本专利技术基于数模混合信号,通过以数字为主模拟为辅的校准技术,提出了一种对TIADC系统内各类误差进行估计和校准的方法。图1中虚线框内为TIADC整体电路架构和部分片内模拟校准电路,框外则为数字校准电路。本专利技术方法首先利用基于LMS迭代的自有通道协同校准失调和增益失配,图中的失调和增益误差估计部分和LMS引擎分别代表失配估计和补偿。采样时刻失配通过基于电压域的后台闭本文档来自技高网
...

【技术保护点】
1.一种基于数模混合信号的TIADC系统校准方法,其特征在于,包括以下步骤:对通道间失调和增益失配进行校准,包括:对于失调失配,根据待校准子通道ADC输出进行累加平均运算,及对于增益失配对待校准子通道ADC输出进行求绝对值再进行累加平均运算,并分别提取两者的统计特性,及分别得到失调失配和增益失配在待校准的第i个通道输出Vi和参考通道输出V1;设置失调和增益失配估计迭代步长μo和μg,将待校准的第i通道输出Vi和参考通道输出V1作差,采用LMS迭代算法分别收敛得到对于失调误差系数bi和增益失配系数1‑ai的估算,及在待校准的第i通道输出分别减去收敛得到的失调误差系数bi和增益失配系数1‑ai,以获得失调失配和增益失配在校准后第i通道的输出;对采样时刻失配进行校准,包括:以第一通道为参考,利用通道间互相关运算计算出与之相位相差π/2的第三通道时间误差,以获得互相关函数差值DΔT的平均值;根据所得互相关函数差值DΔT的平均值提取出每个周期的采样时刻估计值Tskew_EST;通过线性逼近,在模拟电压域获得输入信号斜率

【技术特征摘要】
1.一种基于数模混合信号的TIADC系统校准方法,其特征在于,包括以下步骤:对通道间失调和增益失配进行校准,包括:对于失调失配,根据待校准子通道ADC输出进行累加平均运算,及对于增益失配对待校准子通道ADC输出进行求绝对值再进行累加平均运算,并分别提取两者的统计特性,及分别得到失调失配和增益失配在待校准的第i个通道输出Vi和参考通道输出V1;设置失调和增益失配估计迭代步长μo和μg,将待校准的第i通道输出Vi和参考通道输出V1作差,采用LMS迭代算法分别收敛得到对于失调误差系数bi和增益失配系数1-ai的估算,及在待校准的第i通道输出分别减去收敛得到的失调误差系数bi和增益失配系数1-ai,以获得失调失配和增益失配在校准后第i通道的输出;对采样时刻失配进行校准,包括:以第一通道为参考,利用通道间互相关运算计算出与之相位相差π/2的第三通道时间误差,以获得互相关函数差值DΔT的平均值;根据所得互相关函数差值DΔT的平均值提取出每个周期的采样时刻估计值Tskew_EST;通过线性逼近,在模拟电压域获得输入信号斜率通过数字可控电容阵列来获得delta采样比例因数,在电压域上加校准电压Vcorr,使得第k个校准周期的采样时刻估计值Tskew_EST(k)进行迭代且迭代于0;利用电压域校准方法将第三通道采样时刻失配校准完成后将第三通道的输出作为ref2,联合第一通道的输出和下一采样周期下的第一通道的输出为参考ref1,利用得到的输入信号斜率为导数,分别计算出第二和第四通道的输出均方差,及获得采样时刻失配的误差估计计算出第i通道的误差信号利用LMS迭代式,得出第二和第四通道的采样时刻失配及根据第i通道的误差信号和采样时刻失配计算,以进行补偿完成校准。2.根据权利要求...

【专利技术属性】
技术研发人员:吴建辉闵嘉炜李鑫黄成
申请(专利权)人:东南大学
类型:发明
国别省市:江苏,32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1