一种NandFlash阵列控制方法技术

技术编号:18809849 阅读:153 留言:0更新日期:2018-09-01 09:23
本发明专利技术公开一种NandFlash阵列控制方法,涉及SSD数据传输技术,在存储阵列中,将每一列的lun‑plane‑block‑page依次排列,使得数据的逻辑地址与物理地址形成直接映射关系;数据写入时,通过流水写入方式保证数据的高速传输;同时,FPGA通过分解数据的逻辑地址,由一个时钟周期完成逻辑地址到物理地址的直接映射。本发明专利技术极大降低了地址转换开销;使得NandFlash阵列的传输速率不因软件开销的原因降低过多,节省了宝贵的CPU资源和硬盘IO资源。

A NandFlash array control method

The invention discloses a NandFlash array control method, which relates to SSD data transmission technology. In a storage array, the lun_plane_block_pages of each column are arranged sequentially to form a direct mapping relationship between the logical address and the physical address of the data. At the same time, by decomposing the logical address of the data, the FPGA completes the direct mapping from the logical address to the physical address by a clock cycle. The invention greatly reduces the address translation overhead, makes the transmission rate of NandFlash array not reduce too much due to software overhead, and saves valuable CPU resources and hard disk IO resources.

【技术实现步骤摘要】
一种NandFlash阵列控制方法
本专利技术涉及SSD数据传输技术,具体的说是一种NandFlash阵列控制方法。
技术介绍
固态硬盘SSD是用固态电子存储芯片阵列而制成的硬盘,由控制单元和存储单元(FLASH芯片、DRAM芯片)组成。NandFlash是flash存储器一种,其内部采用非线性宏单元模式,为固态大容量内存的实现提供廉价有效的解决方案。NandFlash具有容量较大、改写速度快等优点,适用于大量数据的存储,在业界得到了越来越多的应用。在固态硬盘SSD中,一般采用NandFlash阵列的方式提高数据的并发传输和存储容量。NandFlash阵列的控制方法是否合理高效,直接决定了SSD的数据传输性能高低。SSD最常见的操作包括:读取、写入、擦除、修改,这四种操作均需要在逻辑地址与物理地址间进行转换,复杂的地址转换方法通常会造成较大的开销。
技术实现思路
本专利技术针对目前技术发展的需求和不足之处,提供一种NandFlash阵列控制方法。本专利技术所述一种NandFlash阵列控制方法,解决上述技术问题采用的技术方案如下:所述NandFlash阵列控制方法,在存储阵列中,将每一列的lun-plane-block-page依次排列,使得数据的逻辑地址与物理地址形成直接映射关系;数据写入时,通过流水写入方式保证数据的高速传输;同时,FPGA通过分解数据的逻辑地址,一个时钟周期即可完成逻辑地址到物理地址的直接映射;极大降低了地址转换的开销。具体的,选取152-ball8个DIEBGA封装的NandFlash,构成4X4的存储阵列。具体的,每个NandFlash包括4个target,每个target有2个LUN,每个LUN有2个plane,每个plane中包含了4096个block,每个block有256个page。具体的,在4X4的存储阵列中,将每一列4个NandFlash分别标记为N1~N4,将每一列的lun-plane-block-page依次排列:N1-target1-lun1-plane1-block1-page1标记为0号页,N1-target2-lun1-plane1-block1-page1标记为1号页,N1-Target3-lun1-plane1-block1-page1标记为2号页,N1-Target4-lun1-plane1-block1-page1标记为3号页,N4-target1-lun1-plane1-block1-page1标记为4号页,以此类推,N4-target4-lun2-plane2-block1-page1标记为255号页,N1-target1-lun1-plane1-block1-page2标记为256号页,数据的逻辑地址与物理地址形成了直接映射关系。本专利技术所述一种NandFlash阵列控制方法,与现有技术相比具有的有益效果是:本专利技术在存储阵列中,将每一列的lun-plane-block-page依次排列,使数据的逻辑地址与物理地址形成直接映射关系,数据写入时,通过流水写入方式保证数据的高速传输,适用于顺序记录的场景;在逻辑中,仅需一个时钟即可完成逻辑地址与物理地址的映射,极大降低了地址转换开销;使得NandFlash阵列的传输速率不因软件开销的原因降低过多,节省了宝贵的CPU资源和硬盘IO资源。附图说明为了更清楚的说明本专利技术实施例或现有技术中的
技术实现思路
,下面对本专利技术实施例或现有技术中所需要的附图做简单介绍。显而易见的,下面所描述附图仅仅是本专利技术的一部分实施例,对于本领域技术人员来说,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,但均在本专利技术的保护范围之内。附图1为NandFlash阵列控制方法的示意图。具体实施方式为使本专利技术的技术方案、解决的技术问题和技术效果更加清楚明白,以下结合具体实施例,对本专利技术的技术方案进行清查、完整的描述,显然,所描述的实施例仅仅是本专利技术的一部分实施例,而不是全部的实施例。基于本专利技术的实施例,本领域技术人员在没有做出创造性劳动的前提下获得的所有实施例,都在本专利技术的保护范围之内。实施例1:本实施例提出一种NandFlash阵列控制方法,在存储阵列中,将每一列的lun-plane-block-page依次排列,使得数据的逻辑地址与物理地址形成直接映射关系;数据写入时,通过流水写入方式保证数据的高速传输;同时,FPGA通过分解数据的逻辑地址,一个时钟周期即可完成逻辑地址到物理地址的直接映射;极大降低了地址转换的开销。本实施例NandFlash阵列控制方法,数据的逻辑地址与物理地址形成了直接映射关系,在逻辑中,仅需一个时钟即可完成逻辑地址与物理地址的映射;SSD数据写入时,通过流水写入方式保证了数据的高速传输;克服了现有SSD常用操作时复杂地址转换造成的较大开销。实施例2:本实施例提出的一种NandFlash阵列控制方法,是本专利技术的另一个具体实施方式,在实施例1NandFlash阵列控制方法的基础上,给出存储阵列中,每一列的lun-plane-block-page依次排列的具体实施方式,进一步增加本专利技术技术方案的实用性和可行性。本实施例NandFlash阵列控制方法,首先选取152-ball8个DIEBGA封装的NandFlash,构成4X4的存储阵列;具体的,每个NandFlash包括4个target,每个target有2个LUN,每个LUN有2个plane,每个plane中包含了4096个block,每个block有256个page。如附图1所示,在4X4的存储阵列中,将每一列4个NandFlash分别标记为N1~N4,将每一列的lun-plane-block-page依次排列:N1-target1-lun1-plane1-block1-page1标记为0号页,N1-target2-lun1-plane1-block1-page1标记为1号页,N1-Target3-lun1-plane1-block1-page1标记为2号页,N1-Target4-lun1-plane1-block1-page1标记为3号页,N4-target1-lun1-plane1-block1-page1标记为4号页,以此类推,N4-target4-lun2-plane2-block1-page1标记为255号页,N1-target1-lun1-plane1-block1-page2标记为256号页,采用这种标记方法,数据的逻辑地址与物理地址形成了直接映射关系。FPGA通过分解数据的逻辑地址,由一个时钟周期完成逻辑地址到物理地址的映射;这样在逻辑中,仅需一个时钟即可完成逻辑地址与物理地址的映射,极大降低了地址转换开销。以上应用具体个例对本专利技术的原理及实施方式进行了详细阐述,这些实施例只是用于帮助理解本专利技术的核心
技术实现思路
,并不用于限制本专利技术的保护范围,本专利技术的技术方案不限制于上述具体实施方式内。基于本专利技术的上述具体实施例,本
的技术人员在不脱离本专利技术原理的前提下,对本专利技术所作出的任何改进和修饰,皆应落入本专利技术的专利保护范围。本文档来自技高网
...

【技术保护点】
1.一种NandFlash阵列控制方法,其特征在于,在存储阵列中,将每一列的lun‑plane‑block‑page依次排列,使得数据的逻辑地址与物理地址形成直接映射关系;数据写入时,通过流水写入方式保证数据的高速传输;同时,FPGA通过分解数据的逻辑地址,由一个时钟周期完成逻辑地址到物理地址的直接映射。

【技术特征摘要】
1.一种NandFlash阵列控制方法,其特征在于,在存储阵列中,将每一列的lun-plane-block-page依次排列,使得数据的逻辑地址与物理地址形成直接映射关系;数据写入时,通过流水写入方式保证数据的高速传输;同时,FPGA通过分解数据的逻辑地址,由一个时钟周期完成逻辑地址到物理地址的直接映射。2.根据权利要求1所述一种NandFlash阵列控制方法,其特征在于,选取152-ball8个DIEBGA封装的NandFlash,构成4X4的存储阵列。3.根据权利要求1所述一种NandFlash阵列控制方法,其特征在于,每个NandFlash包括4个target,每个target有2个LUN,每个LUN有2个plane,每个plane中包含了4096个block,每个block有256个page。4.根据权利要求1所述一种NandFlash阵列控制方法,其特征在于,在...

【专利技术属性】
技术研发人员:朱书杉李婷毕研山包汉彬
申请(专利权)人:山东超越数控电子股份有限公司
类型:发明
国别省市:山东,37

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1