一种逐次逼近型模数转换器制造技术

技术编号:18795262 阅读:37 留言:0更新日期:2018-08-29 11:46
本实用新型专利技术公开了一种逐次逼近型模数转换器,包括电容阵列数模转换器、比较器、逐次逼近控制逻辑电路、切换开关、采样开关SP和采样开关SN;比较器的同相输入端通过采样开关SP连接到正输入信号Vip,比较器的反相输入端通过采样开关SN连接到负输入信号Vin,比较器输出端连接到逐次逼近控制逻辑电路,电容阵列数模转换器包括与比较器的同相输入端相接的同相端电容阵列和与比较器的反相输入端相接的反相端电容阵列,逐次逼近控制逻辑电路的输出控制端分别接到同相端电容阵列和反相端电容阵列的开关控制端。本实用新型专利技术的逐次逼近型模数转换器既减小了芯片的面积,也有效降低芯片的整体功耗,节约了制作成本,具有良好的经济效益。

A successive approximation analog-to-digital converter

The utility model discloses a successive approximation analog-to-digital converter, which comprises a capacitor array digital-to-analog converter, a comparator, a successive approximation control logic circuit, a switching switch, a sampling switch SP and a sampling switch SN; the in-phase input of the comparator is connected to a positive input signal Vip through a sampling switch SP, and the inverse input of the comparator. A sampling switch SN is connected to the negative input signal Vin, the output of the comparator is connected to the successive approximation control logic circuit, and the capacitor array digital-to-analog converter includes a capacitor array at the same phase input end of the comparator and a capacitor array at the opposite phase input end of the comparator, and the successive approximation control logic circuit. The output control terminals are respectively connected to the switch control terminals of the same phase terminal capacitance array and the inverting end capacitance array. The successive approximation analog-to-digital converter of the utility model not only reduces the area of the chip, but also effectively reduces the overall power consumption of the chip, saves the manufacturing cost and has good economic benefits.

【技术实现步骤摘要】
一种逐次逼近型模数转换器
本技术涉及一种模数转换器,尤其是涉及一种逐次逼近型模数转换器,属于模拟或数模混合集成电路领域。
技术介绍
逐次逼近型模数转换器(SuccessiveApproximationRegisterAnalogtoDigitalConverter,SARADC)又称为二进制搜索模数转换器,主要应用于中高分辨率和中高转换速率的场合。它具有低功耗、面积小、易集成的优点,常被应用于无线传感节点、消费类电子和生物医疗等领域。SARADC通常采用二进制权电容阵列的电荷重分配结构,通过二进制搜索算法实现模数转换功能。由于SARADC的电容值随转换精度呈指数关系增加,因此较高精度的SARADC,其总电容值会非常大,不仅造成芯片面积增加,还会消耗大量的开关切换能耗。
技术实现思路
本技术的目的是克服和解决上述问题,提供一种逐次逼近型模数转换器,不仅能够有效的减小电容的面积,而且可以有效的降低转换过程中的开关切换能耗,实现降低功耗的目的。为实现以上目的,本技术的技术方案如下:一种逐次逼近型模数转换器,包括电容阵列数模转换器、比较器、逐次逼近控制逻辑电路、切换开关、采样开关SP和采样开关SN;比较器的同相输入端通过采样开关SP连接到正输入信号Vip,比较器的反相输入端通过采样开关SN连接到负输入信号Vin,比较器输出端连接到逐次逼近控制逻辑电路,所述电容阵列数模转换器包括与比较器的同相输入端相接的同相端电容阵列和与比较器的反相输入端相接的反相端电容阵列,同相端电容阵列和反相端电容阵列公共端分别接到比较器的同相输入端和反相输入端,同相端电容阵列与反相端电容阵列中的所有电容的非公共端均通过切换开关选择连接参考电压Vref、Vcm或GND;所述同相端电容阵列包括同相端CMSB电容阵列和同相端CLSB电容阵列,所述反相端电容阵列,包括反相端CMSB电容阵列和反相端CLSB电容阵列,所述同相端电容阵列和所述反相端电容阵列构成完全相同,所述同相端CMSB电容阵列和同相端CLSB电容阵列构成完全相同,所述反相端CMSB电容阵列和反相端CLSB电容阵列构成完全相同;所述逐次逼近控制逻辑电路的输出控制端分别接到同相端电容阵列和反相端电容阵列的开关控制端。进一步地,所述参考电压Vref为共模电压Vcm的两倍,GND表示接地电压。进一步地,所述同相端CMSB电容阵列、反相端CMSB电容阵列、同相端CLSB电容阵和反相端CLSB电容阵列均由N-3个二进制权重电容和终端电容构成,其中第i-3位电容由2N-i个单位电容并联得到,4≤i≤N,N为逐次逼近型模数转换器的分辨率,且N为大于3的正整数。本技术提供的逐次逼近型模数转换器可以减少高两位电容,即N-2位电容能够实现N位的分辨率,节省了75%的总电容面积,既减小了芯片的面积,也节约了制作成本,具有良好的经济效益。附图说明下面结合附图,对本技术作进一步的说明。图1为本技术的N位分辨率逐次逼近型模数转换器整体架构图;图2为本技术4位分辨率逐次逼近型模数转换器第一次和第二次开关切换示意图;图3为图2中A状态第三次开关切换示意图;图4为图2中B状态第三次开关切换示意图;图5为图2中C状态第三次开关切换示意图;图6为图2中D状态第三次开关切换示意图;图7为本技术10位分辨率逐次逼近型模数在转换器开关切换功耗随输出码变化的Matlab仿真结果。具体实施方式为了便于理解本技术,下文将结合说明书附图和较佳的实施例对本技术作更全面、细致地描述,但本技术的保护范围并不限于以下具体的实施例。本实施例中的一种逐次逼近型模数转换器,其整体框架图如图1所示,包括电容阵列数模转换器1、比较器2、数字控制逻辑电路3、切换开关4和采样开关5。所述比较器2的同相输入端通过采样开关SP连接到正输入信号Vip,所述比较器2的反相输入端通过采样开关SN连接到负输入信号Vin,所述比较器2输出端连接到数字控制逻辑电路3,所述数字控制逻辑电路3的输出控制端分别接到同相端电容阵列和反相端电容阵列的切换开关4的控制端S。所述电容阵列数模转换器1包括与比较器2的同相输入端相接的同相端电容阵列和与比较器2的反相输入端相接的反相端电容阵列。如图1所示,所述同相端电容阵列和反相端电容阵列均包括CMSB电容阵列和CLSB电容阵列。所述CMSB电容阵列和CLSB电容阵列构成完全相同,由N-3个二进制权重电容和终端电容构成。其中最大电容由2N-4个单位电容并联,N为逐次逼近型模数转换器的分辨率,且N为大于3的正整数。为方便描述,将同相端电容阵列和反相端电容阵列的公共端命名为上极板,将同相端电容阵列和反相端电容阵列的非公共端命名为下极板。所述电容阵列数模转换器1同相端电容阵列和反相端电容阵列的上极板分别接到比较器2的同相端和反相端。同相端电容阵列与反相端电容阵列中的所有电容的上下极板均通过切换开关选择连接参考电压Vref、Vcm或GND。所述参考电压Vref为共模电压Vcm的两倍,GND表示接地电压。如图2至图6所示,本实施例中以4位逐次逼近型模数转换器为例进行说明。当N=4时,最大电容为C,C为单位电容,同相端总电容、反相端总电容均为4C。其中,CMSB电容阵列、CLSB电容阵列包括两个电容,两个电容的值为C。在采样阶段,采样开关SP和SN闭合,差分输入信号Vip、Vin分别接到同相端电容阵列的上极板和反相端电容阵列公共端,同相端和反相端CMSB电容阵列的下极板接地,其余电容的下极板接到Vref。采样结束后,采样开关SP和SN断开,比较器对采样得到模拟输入信号直接进行比较。如图2所示,若比较器同相端的电压Vip大于反相端的电压Vin,比较器输出最高有效位B[4]=1,将反相端CMSB电容阵列的下极板由接地切换成接Vref,其余电容的连接方式保持不变,此时比较器反相端的电压变为Vin+Vref/2。若比较器同相端的电压Vip小于反相端的电压Vin,比较器输出最高有效位B[4]=0,将同相端CMSB电容阵列的下极板由接地切换成接Vref,其余电容的连接方式保持不变,此时比较器同相端的电压变为Vip+Vref/2。从图2可以看出,第一次电容切换,消耗的切换能量为0,接下来进行第二次比较。对于B[4]=1的情况,若比较器同相端的电压与反相端的电压差Vip-Vin大于Vref/2,比较器输出次高有效位B[3]=1,将同相端CLSB电容阵列的下极板由接Vref切换成接Vcm,其余电容的连接方式保持不变,此时比较器同相端的电压变为Vip-Vref/4,如图3所示。若比较器同相端的电压与反相端的电压差Vip-Vin小于Vref/2,比较器输出次高有效位B[3]=0,将同相端CLSB电容阵列的下极板由接Vref切换成接Vcm,同时将反相端电容阵列所有电容的下极板由接Vref切换成接Vcm,此时比较器同相端的电压变为Vip-Vref/4,比较器反相端的电压变为Vin,如图4所示。对于B[4]=0的情况,若比较器同相端的电压与反相端的电压差Vip-Vin大于-Vref/2,比较器输出次高有效位B[3]=1,将反相端CLSB电容阵列的下极板由接Vref切换成接Vcm,同时将同相端电容阵列所有电容的下极板由接Vre本文档来自技高网...

【技术保护点】
1.一种逐次逼近型模数转换器,包括电容阵列数模转换器、比较器、逐次逼近控制逻辑电路、切换开关、采样开关SP和采样开关SN;比较器的同相输入端通过采样开关SP连接到正输入信号Vip,比较器的反相输入端通过采样开关SN连接到负输入信号Vin,比较器输出端连接到逐次逼近控制逻辑电路,其特征在于:所述电容阵列数模转换器包括与比较器的同相输入端相接的同相端电容阵列和与比较器的反相输入端相接的反相端电容阵列,同相端电容阵列和反相端电容阵列公共端分别接到比较器的同相输入端和反相输入端,同相端电容阵列与反相端电容阵列中的所有电容的非公共端均通过切换开关选择连接参考电压Vref、Vcm或GND;所述同相端电容阵列包括同相端CMSB电容阵列和同相端CLSB电容阵列,所述反相端电容阵列,包括反相端CMSB电容阵列和反相端CLSB电容阵列,所述同相端电容阵列和所述反相端电容阵列构成完全相同,所述同相端CMSB电容阵列和同相端CLSB电容阵列构成完全相同,所述反相端CMSB电容阵列和反相端CLSB电容阵列构成完全相同;所述逐次逼近控制逻辑电路的输出控制端分别接到同相端电容阵列和反相端电容阵列的开关控制端。

【技术特征摘要】
1.一种逐次逼近型模数转换器,包括电容阵列数模转换器、比较器、逐次逼近控制逻辑电路、切换开关、采样开关SP和采样开关SN;比较器的同相输入端通过采样开关SP连接到正输入信号Vip,比较器的反相输入端通过采样开关SN连接到负输入信号Vin,比较器输出端连接到逐次逼近控制逻辑电路,其特征在于:所述电容阵列数模转换器包括与比较器的同相输入端相接的同相端电容阵列和与比较器的反相输入端相接的反相端电容阵列,同相端电容阵列和反相端电容阵列公共端分别接到比较器的同相输入端和反相输入端,同相端电容阵列与反相端电容阵列中的所有电容的非公共端均通过切换开关选择连接参考电压Vref、Vcm或GND;所述同相端电容阵列包括同相端CMSB电容阵列和同相端CLSB电容阵列,所述反相端电容阵列,包括反相端CMSB电容阵列和反相端CLSB电...

【专利技术属性】
技术研发人员:谢亮曾华林张文杰金湘亮
申请(专利权)人:湘潭芯力特电子科技有限公司
类型:新型
国别省市:湖南,43

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1