多接口CPU模块制造技术

本实用新型专利技术提供了一种多接口CPU模块，包括：SOC部分，包括至少两路PCIE接口、两组USB接口、一组LPC接口、一组SATA接口、两组UART接口、一组SPI接口、一组VGA接口、一组存储控制接口及一组内存控制接口；存储部分，其内存芯片通过内存控制接口与SOC部分连接，其存储芯片通过一组SATA接口与SOC部分连接；PCIE部分，两路PCIE接口分别通过一个以太网桥片连接至以太网接口，以太网接口连接至连接器；ISA部分，其ISA桥片通过LPC接口连接至SOC部分，SIA桥片从SOC部分得到的ISA信号，通过ISA总线同时传输至连接器及FPGA的I/O引脚；FPGA根据时序要求引出I/O到连接器；FPGA连接至CAN控制器，通过CAN总线连接至连接器。

Multi interface CPU module

The utility model provides a multi-interface CPU module, which comprises a SOC part, including at least two PCIE interfaces, two USB interfaces, a group of LPC interfaces, a group of SATA interfaces, two groups of UART interfaces, a group of SPI interfaces, a group of VGA interfaces, a group of storage control interfaces and a group of memory control interfaces, and a memory chip of the SOC part. The memory chip connects to the SOC through a set of SATA interfaces; the PCIE part connects the two PCIE interfaces to the Ethernet interface through an Ethernet bridge, and the Ethernet interface to the connector; the ISA part connects to the SOC through the LPC interface, and the SIA bridge chip. The ISA signal from SOC part is transmitted to the connector and the I/O pin of the FPGA through ISA bus at the same time; the FPGA leads out I/O to the connector according to the timing requirement; the FPGA connects to the CAN controller, and connects to the connector through the CAN bus.

【技术实现步骤摘要】
多接口CPU模块
本技术是关于现场总线通讯技术，特别是关于一种多接口CPU模块。
技术介绍
ISA总线(IndustryStandardArchitecture，工业标准体系结构)是IBM公司为PC制定的总线标准，允许多个CPU共享系统资源，兼容性好，它在上个世纪80年代是最广泛采用的系统总线，ISA总线的时钟频率是8MHZ，数据传输的最高传输速率是16M/S。可见，ISA总线传输速率过低、CPU占用率高、占用硬件中断资源。另外，在工业领域目前很多CPU芯片或模块不再支持ISA总线，进而采用通信更快且有效的总线(如PCI、LPC)。由于ISA总线本身的技术优势，目前仍有大量的外围设备仍然沿用了标准的ISA总线，但是要实现与CPU通讯必须进行协议转换。另外，当前工业控制的很多设备只是沿用了ISA总线的局部功能，标准的总线无法直接与此类设备连接，不够灵活。在工业控制当中，控制设备的CPU板卡往往要与不同接口的设备进行通讯，如以太网接口、串口、CAN总线接口等等，如果根据不同的需求每次都单独设计对应的CPU板卡，由于CPU板卡设计及制造工艺要求高，难免造成费用及风险的增加。
技术实现思路
本技术实施例提供了一种多接口CPU模块，可以解决现有技术中CPU无法与ISA总线直接通讯的问题以及接口资源不丰富的问题。为了实现上述目的，本技术实施例提供了一种多接口CPU模块，包括：SOC部分、存储部分、PCIE部分、ISA部分及连接器；所述SOC部分，包括至少两路PCIE接口、两组USB接口、一组LPC接口、一组SATA接口、两组UART接口、一组SPI接口、一组VGA接口、一组存储控制接口及一组内存控制接口；所述存储部分，由内存芯片及存储芯片组成，所述内存芯片通过所述内存控制接口与所述SOC部分连接，所述存储芯片通过一组所述SATA接口与所述SOC部分连接；所述PCIE部分，包括两个以太网桥片，两路PCIE接口分别通过一个以太网桥片连接至以太网接口，所述以太网接口连接至连接器；所述ISA部分，包括ISA桥片、FPGA及CAN控制器；所述ISA桥片通过所述LPC接口连接至所述SOC部分，SIA桥片从所述SOC部分得到的ISA信号，通过一ISA总线同时传输至所述连接器及所述FPGA的I/O引脚，引出到所述连接器作为辅助的输出片选信号或输入中断信号；所述FPGA连接至所述CAN控制器，所述CAN控制器通过CAN总线连接至所述连接器；所述连接器通过两组USB接口、两组UART接口、一组SPI接口及一组VGA接口连接至所述SOC部分。一实施例中，所述SOC部分通过所述SPI接口连接至一BIOS。一实施例中，所述SOC部分还包括第三路PCIE接口，所述SOC部分通过所述的第三路PCIE接口连接至所述连接器。一实施例中，局部的所述ISA总线与所述FPGA之间传输的信号包括：地址线SA[19:0]、地址线LA[23:17]、数据线DA[7:0]、IOR#信号、IOW#信号、MEMR#信号、MEMW#信号、IOCS16#、MEMCS16#及中断请求信号IRQ[15:3]。一实施例中，所述FPGA包括：地址译码模块，根据ISA设备的规划要求对不同的地址段输出不同的片选信号和使能所述片选信号到所述连接器；辅助诊断模块，连接所述地址译码模块，用于提供所述FPGA分配到连接器方向的部分引脚。一实施例中，所述FPGA根据所述ISA信号的控制通过所述CAN控制器产生一路CAN总线接口连接所述连接器。一实施例中，所述FPGA还包括CAN驱动器，所述CAN驱动器的片选地址由所述地址译码模块产生。一实施例中，所述ISA发送的地址和数据由所述FPGA调整顺序发送到所述连接器。一实施例中，所述FPGA将局部的所述ISA总线传输过来的地址信号发送给所述CAN控制器，同时产生一个ALE下降沿使所述CAN控制器锁存地址信号，然后将待发送的指令根据读写信号和片选信号及CAN控制器时序输出。一实施例中，所述连接器为COME连接器。本技术实施例的多接口CPU模块操作方便，该模块既能提供标准的ISA总线，又能通过调整FPGA程序与局部ISA总线设备通讯；本技术实施例的多接口CPU模块功能多，支持ISA总线的8位或16位数据宽度，支持IO操作方式或MEMORY操作方式；本技术实施例的多接口CPU模块接口丰富，不但提供ISA接口，还扩展了工业控制中常用的CAN、串口、以太网接口、SATA接口、USB接口、VGA接口、GPIO和高速的PCIE接口，便于对其他模块的通讯。该模块即含有低速的并行总线又含有高速的串行总线，丰富的接口能满足多种场合的接口需求。本技术可以解决现有技术中CPU无法与ISA总线直接通讯的问题以及接口资源不丰富的问题。附图说明为了更清楚地说明本技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术实施例的具有多接口通讯功能的CPU模块的原理框图；图2为本技术实施例的ISA总线部分的FPGA部分接口示意图。具体实施方式下面将结合本技术实施例中的附图，对本技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本技术一部分实施例，而不是全部的实施例。基于本技术中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本技术保护的范围。图1为本技术实施例的多接口CPU模块的结构示意图，如图1所示，该多接口CPU模块包括：SOC部分、存储部分、PCIE部分、ISA部分及连接器。SOC部分为X86平台的CPU核心芯片，其接口资源包括至少两路PCIE接口、两组USB接口、一组LPC接口、一组SATA接口、两组UART接口、一组SPI接口、一组VGA接口、一组存储控制接口(EMCC)及一组内存控制接口。一实施例中，内存控制接口64位宽，支持DDR3L。如图1所示，存储部分由内存芯片(内存)及存储芯片(存储)组成，内存芯片通过内存控制接口DDR3L与SOC部分连接，存储芯片通过一组SATA接口与SOC部分连接。PCIE部分包括两个以太网桥片，两路PCIE接口分别通过一个以太网桥片连接至以太网接口(ETH1及ETH2)，以太网接口连接至连接器(可以为COME连接器)。以太网桥片例如可以为Intel公司的82574或I210，本技术不以此为限。ISA部分为本技术多接口CPU模块的核心部分，为了获得标准的ISA总线，采用LPC到ISA的桥片来实现。ISA部分包括ISA桥片、FPGA及CAN控制器。ISA桥片通过LPC接口连接至SOC部分，SIA桥片从SOC部分得到的ISA信号，通过一ISA总线同时传输至连接器及FPGA(局部的ISA总线连接至FPGA)的I/O引脚，引出到连接器作为辅助的输出片选信号或输入中断信号。标准的ISA总线只能访问标准的ISA设备，对于一些局部ISA总线的设备可能无法直接访问，例如ISA子设备无MEMCS16#引脚时，ISA主设备无法本文档来自技高网...

【技术保护点】
1.一种多接口CPU模块，其特征在于，包括：SOC部分、存储部分、PCIE部分、ISA部分及连接器；所述SOC部分，包括至少两路PCIE接口、两组USB接口、一组LPC接口、一组SATA接口、两组UART接口、一组SPI接口、一组VGA接口、一组存储控制接口及一组内存控制接口；所述存储部分，由内存芯片及存储芯片组成，所述内存芯片通过所述内存控制接口与所述SOC部分连接，所述存储芯片通过一组所述SATA接口与所述SOC部分连接；所述PCIE部分，包括两个以太网桥片，两路PCIE接口分别通过一个以太网桥片连接至以太网接口，所述以太网接口连接至连接器；所述ISA部分，包括ISA桥片、FPGA及CAN控制器；所述ISA桥片通过所述LPC接口连接至所述SOC部分，SIA桥片从所述SOC部分得到的ISA信号，通过一ISA总线同时传输至所述连接器及所述FPGA的I/O引脚，FPGA一部分I/O引出到所述连接器作为辅助的输出片选信号或输入中断信号；所述FPGA连接至所述CAN控制器，所述CAN控制器通过CAN总线连接至所述连接器；所述连接器通过两组USB接口、两组UART接口、一组SPI接口及一组VGA接口连接至所述SOC部分。...

【技术特征摘要】
1.一种多接口CPU模块，其特征在于，包括：SOC部分、存储部分、PCIE部分、ISA部分及连接器；所述SOC部分，包括至少两路PCIE接口、两组USB接口、一组LPC接口、一组SATA接口、两组UART接口、一组SPI接口、一组VGA接口、一组存储控制接口及一组内存控制接口；所述存储部分，由内存芯片及存储芯片组成，所述内存芯片通过所述内存控制接口与所述SOC部分连接，所述存储芯片通过一组所述SATA接口与所述SOC部分连接；所述PCIE部分，包括两个以太网桥片，两路PCIE接口分别通过一个以太网桥片连接至以太网接口，所述以太网接口连接至连接器；所述ISA部分，包括ISA桥片、FPGA及CAN控制器；所述ISA桥片通过所述LPC接口连接至所述SOC部分，SIA桥片从所述SOC部分得到的ISA信号，通过一ISA总线同时传输至所述连接器及所述FPGA的I/O引脚，FPGA一部分I/O引出到所述连接器作为辅助的输出片选信号或输入中断信号；所述FPGA连接至所述CAN控制器，所述CAN控制器通过CAN总线连接至所述连接器；所述连接器通过两组USB接口、两组UART接口、一组SPI接口及一组VGA接口连接至所述SOC部分。2.根据权利要求1所述的多接口CPU模块，其特征在于，所述SOC部分通过所述SPI接口连接至一BIOS；所述SOC部分还包括：第三路PCIE接口，所述SOC部分通过所述的第三路PCIE接口连接至所述连接器。3.根据权利要求1所述的多接口CPU模块，其特征在于，局部的所述ISA总线与所述FPGA之间传输的信号包括：地址线SA[19:0]、地址线LA...

【专利技术属性】
技术研发人员：夏好广，王立文，黄志平，张明，余健，王刚，阎兆允，陈锦熠，谷学冕，
申请(专利权)人：中国铁道科学研究院，北京纵横机电技术开发公司，中国铁道科学研究院机车车辆研究所，
类型：新型
国别省市：北京,11