The invention provides a three-dimensional integrated cascade circuit manufacturing chip 1, which is between a plurality of semiconductor chips with through electrodes, for bonding the plurality of semiconductor chips to each other and making a three-dimensional integrated cascade circuit. The three-dimensional integrated cascade circuit manufacturing chip 1 is bonded to a few solidified adhesive layers 13. The reagent layer 13 contains a thermal conductive filler, and the standard deviation of the thickness of the adhesive layer 13 (T2) is less than 2 m. The three-dimensional integrated cascade circuit manufacturing chip 1 can produce three-dimensional integrated cascade circuit with excellent exothermic properties.
【技术实现步骤摘要】
【国外来华专利技术】三维集成层叠电路制造用片及三维集成层叠电路的制造方法
本专利技术涉及一种适合于制造三维集成层叠电路的片、及使用有该片的三维集成层叠电路的制造方法。
技术介绍
从近年来的电子电路的大容量化、高功能化的角度出发,将多个半导体芯片立体层叠而成的三维集成层叠电路(以下有时称为“层叠电路”)的开发正在进行。这样的层叠电路中,为了小型化及高功能化,使用具有从电路形成面起贯穿至其相反面的贯通电极(TSV)的半导体芯片。该情况下,被层叠的半导体芯片彼此通过各自所具备的贯通电极(或设置在贯通电极的端部的凸块)彼此间的接触而被电连接。制造这样的层叠电路时,为了确保上述的电连接及机械强度,使用树脂组合物,在贯通电极彼此电连接的同时,将半导体芯片彼此粘合。例如,专利文献1中提出了一种方法,其使通常被称为非导电性膜(Non-ConductiveFilm)的膜状粘合剂介于半导体芯片之间,从而将半导体芯片彼此粘合。然而,上述的层叠电路中,由于半导体芯片被多个层叠,因此对电路通电流时非常容易发热。层叠电路的发热会引起演算处理能力降低或错误操作,成为层叠电路性能降低的原因。此外,若层叠电路过度发热,则还会产生层叠电路变形、破损或故障。因此,为了确保可靠性,要求上述的层叠电路具有高放热性。现有技术文献专利文献专利文献1:日本特开2010-010368号公报
技术实现思路
本专利技术要解决的技术问题然而,使用以往的粘合剂而制造的层叠电路存在未必能够达成良好的放热性的问题。本专利技术鉴于这样的实际情况而完成,其目的在于提供一种能够制造具有优异的放热性的三维集成层叠电路的三维集成层叠电路制造用片。此外 ...
【技术保护点】
1.一种三维集成层叠电路制造用片,其介于具有贯通电极的多个半导体芯片之间,其用于将所述多个半导体芯片相互粘合并制成三维集成层叠电路,其特征在于,所述三维集成层叠电路制造用片至少具备固化性的粘合剂层,所述粘合剂层含有导热性填料,所述粘合剂层的厚度(T2)的标准偏差为2.0μm以下。
【技术特征摘要】
【国外来华专利技术】2016.04.05 JP 2016-0761881.一种三维集成层叠电路制造用片,其介于具有贯通电极的多个半导体芯片之间,其用于将所述多个半导体芯片相互粘合并制成三维集成层叠电路,其特征在于,所述三维集成层叠电路制造用片至少具备固化性的粘合剂层,所述粘合剂层含有导热性填料,所述粘合剂层的厚度(T2)的标准偏差为2.0μm以下。2.根据权利要求1所述的三维集成层叠电路制造用片,其特征在于,所述导热性填料由选自金属氧化物、碳化硅、碳化物、氮化物及金属氢氧化物的材料构成。3.根据权利要求1或2所述的三维集成层叠电路制造用片,其特征在于,所述粘合剂层中的所述导热性填料的含量为35质量%以上95质量%以下。4.根据权利要求1~3中任一项所述的三维集成层叠电路制造用片,其特征在于,所述导热性填料在25℃下的热导率为10W/m·K以上。5.根据权利要求1~4中任一项所述的三维集成层叠电路制造用片,其特征在于,所述导热性填料的平均粒径为0.01μm以上20μm以下。6.根据权利要求1~5中任一项所述的三维集成层叠电路制造用片,其特征在于,所述粘合剂层固化后的热导率为0.5W/m·K以上8.0W/m·K以下。7.根据权利要求1~6中任一项所述的三维集成层叠电路制造用片,其特征在于,构成所述粘合剂层的材料含有热固化性成分、高分子量成分及固化催化剂。8.根据权利要求1~7中任一项所述的三维集成层叠电路制造用片,其特征在于,所述高分子量成分的玻璃化转变温度为50℃以上。9.根据权利要求1~8中任一项所述的三维集成层叠电路制造用片,其特征在于,构成所述粘合剂层的材料含有熔剂成分。10.根据权利要求1~9中任一项所述的三维集成层叠电路制造用片,其特征在于,所述粘合剂...
【专利技术属性】
技术研发人员:根津裕介,杉野贵志,
申请(专利权)人:琳得科株式会社,
类型:发明
国别省市:日本,JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。