半导体设备及其制造方法技术

技术编号:18786504 阅读:26 留言:0更新日期:2018-08-29 08:09
本发明专利技术提供了一种半导体设备及其制造方法,半导体设备包括:半导体基板;以及形成在所述半导体基板上的无源元件,上述无源元件包括:第一多晶硅层、硅化物阻止层和第一自对准硅化物层,所述硅化物阻止层形成于所述第一多晶硅层上并覆盖所述第一多晶硅层的上表面的至少一部分,所述第一自对准硅化物层覆盖所述硅化物阻止层的上表面。本发明专利技术通过在硅化物阻止层的上表面形成第一自对准硅化物层,从而可以减小无源组件产生的寄生电信号。因此可以减小无源组件产生的干扰。

Semiconductor device and manufacturing method thereof

A semiconductor device and a manufacturing method thereof comprise a semiconductor substrate and a passive element formed on the semiconductor substrate comprising a first polysilicon layer, a silicide blocking layer and a first self-aligned silicide layer formed therein. The first polysilicon layer covers at least a portion of the upper surface of the first polysilicon layer, and the first self-aligned silicide layer covers the upper surface of the silicide prevention layer. The invention can reduce parasitic electrical signals generated by passive components by forming a first self-aligned silicide layer on the upper surface of the silicide prevention layer. Therefore, interference generated by passive components can be reduced.

【技术实现步骤摘要】
半导体设备及其制造方法
本专利技术涉及一种半导体设备及其制造方法,特别是涉及一种具有自对准硅化物(salicide)层的半导体设备及其制造方法。
技术介绍
常见的电子设备包括无源组件和电路。无源组件通常会产生寄生电信号(Parasiticelectricity),例如寄生电阻、寄生电容和/或寄生电感。然而,此类寄生电信号或者寄生元件会对电路产生干扰。因此,减少由无源组件产生的干扰十分重要。
技术实现思路
本专利技术提供一种半导体设备及其制造方法,以解决上述问题。本专利技术提供了一种半导体设备,包括:半导体基板;以及形成在所述半导体基板上的无源元件,上述无源元件包括:第一多晶硅层、硅化物阻止层和第一自对准硅化物层,所述硅化物阻止层形成于所述第一多晶硅层上并覆盖所述第一多晶硅层的上表面的至少一部分,所述第一自对准硅化物层覆盖所述硅化物阻止层的上表面。本专利技术提供了一种半导体设备制造方法,包括:提供半导体基板;在所述半导体基板的绝缘部上形成第一多晶硅层,在所述第一多晶硅层上形成硅化物阻止层,在所述硅化物阻止层上形成第二多晶硅层,所述硅化物阻止层覆盖所述第一多晶硅层的上表面的至少一部分;形成反应层,所述反应层覆盖所述第二多晶硅层;通过所述第二多晶硅层与所述反应层反应,形成第一自对准硅化物层。本专利技术通过在半导体基板上的无源组件中形成覆盖第一多晶硅层的硅化物阻止层,且在硅化物阻止层的上表面形成第一自对准硅化物层,从而可以减小无源组件产生的寄生电信号。因此,本专利技术可以减小无源组件产生的干扰。在结合附图阅读本专利技术的实施例的以下详细描述之后,本专利技术的各种目的、特征和优点将是显而易见的。然而,这里使用的附图仅以解释说明为目的,而不应被视为本专利技术的限制。附图说明在浏览了下文的具体实施方式和相应的附图后,本领域技术人员将更容易理解上述本专利技术的目的和优点。图1A是本专利技术半导体设备一实施例的结构示意图。图1B是图1A中半导体设备沿1B-1B’方向的剖视图。图1C是图1A中半导体设备沿1C-1C’方向的剖视图。图2A至图2F是图1B中的半导体设备的制造过程示意图。具体实施方式图1A根据本专利技术的实施例例示了半导体设备100的示意图,图1B是图1A中半导体设备100沿1B-1B’方向的剖视图,而图1C是图1A中半导体设备100沿1C-1C’方向的剖视图。例如,半导体设备100可以是存储设备,比如金属氧化物半导体(metal-oxide-semiconductor,MOS)设备等。半导体设备100包括半导体基板110、第一绝缘部112、第二绝缘部114、至少一个MOS120、无源组件130、第一触点140、控制器145、第二触点150、第三触点150’以及层结构160。例如,半导体基板110可以是硅片(siliconwafer)。半导体基板110具有上表面110u。第一绝缘部112和第二绝缘部114嵌于半导体基板110中且在上表面110u露出。例如,在一实施例中,第一绝缘部112和第二绝缘部114是由SiOx或SiNx制成的浅槽隔离(shallowtrenchisolation,STI)。MOS120形成在半导体基板110的上表面110u上。MOS120包括栅极绝缘层121、侧壁层(spacer)122和多晶硅层(polylayer)123,其中,栅极绝缘层121将多晶硅层123与半导体基板110分离。栅极绝缘层121可以由例如氧化物(oxide)制成,或者栅极绝缘层121可以由SiNx制成。如图1B所示,无源组件130形成在第一绝缘部112的上表面112u之上。无源组件130包括第一多晶硅层131、硅化物阻止(salicideblock,SAB)层132和第一自对准硅化物层(salicidelayer)133。SAB层132形成于位于上表面112u之上的第一多晶硅层131上,而第一自对准硅化物层133形成在SAB层132上。此外,第一自对准硅化物层133通过使第二多晶硅层与由钛、镍、铜或者它们的组合物构成的反应层进行反应而形成。半导体基板110还包括第二自对准硅化物层115,MOS120还包括第三自对准硅化物层124,其中第一自对准硅化物层133、第二自对准硅化物层115和第三自对准硅化物层124是在同样的处理工序形成的相同的层结构。如图1A和图1B所示,第一多晶硅层131具有第二上表面131u、第一侧表面131s1和与第一侧表面131s1相对的第二侧表面131s2。SAB层132覆盖第二上表面131u的一部分、第一侧表面131s1的一部分以及第二侧表面131s2的一部分。第一自对准硅化物层133形成在SAB层132的第三上表面132u上。如图1C所示,第一多晶硅层131还具有第三侧表面131s3和与第三侧表面131s3相对的第四侧表面131s4。在此剖视图中,SAB层132覆盖第二上表面131u的第一部分131u1,但是使第二上表面131u的第二部分131u2、第三侧表面131s3及第四侧表面131s4露出。另外,第一自对准硅化物层133形成在SAB层132的第三上表面132u及第二上表面131u的第二部分131u2上。如图1C所示,第一自对准硅化物层133包括形成于SAB层132上的第一硅化部1331、形成于第一多晶硅层131上的第二硅化部1332和形成于第一多晶硅层131上的第三硅化部1333。第一硅化部1331通过SAB层132的第五侧表面132s1与第二硅化部1332分离,且通过SAB层132的第六侧表面132s2与第三硅化部1333分离,其中,第五侧表面132s1与第六侧表面132s2相对。如图1B所示,第一触点140形成在覆盖SAB层132的第一自对准硅化物层133的第一上表面133u上,且通过第一导线146与控制器145电连接。控制器145可向无源组件130提供恒定电压或者可控电压。第一自对准硅化物层133可使无源组件130与形成在层结构160之上的电路(图未示)隔离,以防止无源组件130的寄生电信号(例如寄生电阻、寄生电容、和/或寄生电感)干扰该电路。根据仿真结果,由于第一自对准硅化物层133的隔离,总谐波失真(totalharmonicdistortion,THD)可减少10dB。按照可控电压方式,控制器145可以通过第一触点控制施加在第一自对准硅化物层133上的电压,以使其改变。按照恒定电压方式,控制器145可通过第一触点140控制施加在第一自对准硅化物层133上的电压,以保持第一自对准硅化物层133与第一多晶硅层131之间稳定的电压差值。例如,施加到第一多晶硅层131上的电压越大,施加到第一自对准硅化物层133上的电压也越大。这样一来,第一自对准硅化物层133与第一多晶硅层131之间的电压差就可以保持一个恒定的电压差值,因此,可以避免由电压差改变而引起的任何不利或者意外影响。类似地,如图1C所示,第二触点150形成在第一自对准硅化物层133的覆盖第一多晶硅层131的第二部分131u2的第二硅化部1332上,且通过第二导线147与控制器145电连接。第三触点150’形成在第一自对准硅化物层133的覆盖第一多晶硅层131的第三部分131u2’的第三硅化部1333上,且通过第三导线147’与控制器145电连接。第二部分1本文档来自技高网...

【技术保护点】
1.一种半导体设备,包括:半导体基板;以及形成在所述半导体基板上的无源元件,包括:第一多晶硅层、硅化物阻止层和第一自对准硅化物层,所述硅化物阻止层形成于所述第一多晶硅层上并覆盖所述第一多晶硅层的上表面的至少一部分,所述第一自对准硅化物层覆盖所述硅化物阻止层的上表面。

【技术特征摘要】
2017.02.20 US 62/460,933;2017.08.15 US 15/677,1901.一种半导体设备,包括:半导体基板;以及形成在所述半导体基板上的无源元件,包括:第一多晶硅层、硅化物阻止层和第一自对准硅化物层,所述硅化物阻止层形成于所述第一多晶硅层上并覆盖所述第一多晶硅层的上表面的至少一部分,所述第一自对准硅化物层覆盖所述硅化物阻止层的上表面。2.如权利要求1所述的半导体设备,其特征在于,所述第一自对准硅化物层还覆盖所述第一多晶硅层的上表面中未被所述硅化物阻止层覆盖的部分。3.如权利要求2所述的半导体设备,其特征在于,所述第一自对准硅化物层包括第一硅化部、第二硅化部和第三硅化部,其中所述第一硅化部覆盖所述硅化物阻止层的上表面,所述第二硅化部和所述第三硅化部覆盖所述第一多晶硅层的上表面中未被所述硅化物阻止层覆盖的部分。4.如权利要求3所述的半导体设备,其特征在于,所述第二硅化部和所述第三硅化部位于所述硅化物阻止层的相对两侧并通过所述硅化物阻止层相隔离。5.如权利要求3所述的半导体设备,其特征在于,所述第一硅化部通过所述硅化物阻止层的一个侧表面与所述第二硅化部分离,所述第一硅化部通过所述硅化物阻止层的另一个侧表面与所述第三硅化部分离。6.如权利要求1所述的半导体设备,其特征在于,还包括第一触点,所述第一触点形成于所述第一自对准硅化物层,与控制器电连接以向所述无源元件提供恒定或可控电压。7.如权利要求3所述的半导体设备,其特征在于,还包括第二触点和/或第三触点,所述第二触点形成于所述第二硅化部和/或所述第三触点形成于所述第三硅化部上,所述第二触点和/或所述所述第三触点与控制器电连接以向所述无源元件提供恒定或可控电压。8.如权利要求1所述的半导体设备,其特征在于,还包括:金属氧化物半导体,形成于所述半导体基板上;第二自对准硅化物层,形成于所述金属氧化物...

【专利技术属性】
技术研发人员:季彦良林振华邱志钟
申请(专利权)人:联发科技股份有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1