嵌入式存储器测试系统技术方案

本申请案涉及一种嵌入式存储器测试系统。本发明专利技术涉及一种用于测试嵌入式存储器的可编程内建自测试pBIST系统，其中将所述受测试存储器并入于不与pBIST模块集成的多个子芯片中。在分布式数据记录架构中执行测试数据比较以使分布式数据记录器与所述pBIST之间的互连件的数目最小化。

【技术实现步骤摘要】
嵌入式存储器测试系统
本专利技术的
是高速存储器测试，且更特定来说，涉及一种用于嵌入式存储器的内建自测试(BIST)系统。
技术介绍
测试所制作的集成电路以确定恰当操作始终一直是具挑战性的任务，特别是关于板上存储器功能来说。存在由设计缺陷导致的两种主要类型的装置失灵。当按不提供用于既定使用用途的恰当功能的设计规范制造集成电路时，出现设计缺陷。此缺陷影响任何所制造的集成电路直到设计缺陷被校正为止。集成电路制造者在将大量装置装运到客户之前必须检测并校正此类缺陷以避免成本昂贵的召回。相比于设计缺陷，制造缺陷涉及集成电路的制造中的某一故障。制造缺陷一般将影响不足所制造的所有部件。通过识别并校正制造故障来校正此类缺陷。大多数集成电路制造者在装运到顾客之前测试集成电路是否恰当操作。增加的集成电路复杂性使得此测试越来越困难。并非依赖于越来越昂贵的外部测试装置，许多制造者使用内建自测试(BIST)来测试集成电路。BIST在集成电路上使用经设计而仅仅用以测试集成电路的电路。当在电路操作中自动地或由外部测试装置触发时，BIST电路产生在普通电路硬件上运行的测试条件集。集成电路在测试之后的状态与预期状态的比较指示集成电路是否通过。此测试的实例为向读取/写入存储器写入及重新调用所写入的数据。所写入数据与所读取数据之间的匹配通过所述测试。BIST通常涉及其它更复杂的测试。BIST的子集是使用由指令集编程的通用测试引擎的可编程内建自测试(pBIST)。此测试指令集通常存储于集成电路上在只读存储器(ROM)中且包含针对所述集成电路特别开发的指令。pBIST使得硬件及测试指令的重新使用能够覆盖一系列的类似但不等同的集成电路。标题为“基于ROM的存储器测试(ROM-BasedMemoryTesting)”的第7,324,392号美国专利包含对供在pBIST中使用的示范性指令集的描述。此专利以全文引用的方式并入本文。在常规VLSI系统中，在三个步骤中完成存储器测试。在第一步骤中，硬连线逻辑(通常可通过第三方供应商获得，实例为memBIST(MBIST))使用在将装置提交到下线之前开发的算法。确定硬连线逻辑的详细构成此时并不可行。不可能预测适当的硬件电路，因为必要的信息在工艺评定窗期间来自工艺模型驱动器。第二，常规存储器测试试图使用基于CPU的技术来缩小测试差距。这些技术具有若干个限制。主要限制是与大部分地不可存取的存储器功能的CPU接口。不能够进行对所有存储器的背靠背存取是另一严重限制。第三，在于装置呈晶片形式时进行存储器测试期间，无法以完全处理器速度实现直接存储器存取(DMA)外部存储器存取。此可导致不能观察到显著数目的故障。
技术实现思路
SOC(芯片上系统)通常含有执行嵌入式存储器系统测试及数据记录功能的多个子芯片。pBIST与数据记录器之间的通信需要大量的连接，这导致在SOC上布线所述连接很困难。本专利技术描述一种嵌入式存储器测试系统，其中采用能够异步地介接到多个子芯片的单一pBIST引擎，其中每一子芯片中并入有分布式数据记录器(DDL)。通过视需要由pBIST压缩测试数据且由DDL扩展数据来减少pBIST与数据记录器之间的所需连接的数目。附图说明在图式中图解说明本专利技术的这些及其它方面，图式中：图1是构建到现有技术的CPU/存储器功能中的可编程BIST(pBist)单元的框图；图2是现有技术的pBist控制器的详细框图；图3是图解说明由以下三个地址分量寻址的现有技术实例性两块存储器的图：列地址；行地址；及块地址。图4展示具有分布式数据记录的pBIST架构；图5展示数据压缩的实例；图6展示串行总线时序图。具体实施方式不同装置的SRAM/存储器结构因技术、设计及实施方案而不同。为了有效地测试存储器，存储器测试算法的地址存取型式序列应遵循使存储器内的电结构敏感并测试所述电结构的特定型式。在简单存储器结构中，物理地址及逻辑地址为邻接且匹配的。可借助使地址线性地递增或递减的简单算法来执行有效测试。在这些存储器中，任何可能的地址置乱均自动地使输入与输出匹配。即，输入的位<0>变为输出的位<0>，依此类推。图1图解说明代表性现有技术集成电路(IC)：包含可编程内建自测试(pBIST)130的芯片上系统(SOC)装置100。SOC装置100包含测试可高度复杂的多个模块。SOC100包含通过总线120耦合的中央处理单元(CPU)110以及存储器111及112到119。其它SOC装置可包含多个处理器、存储器与高速缓冲存储器子系统的复杂集合、外围装置及接口、各种类型的存储器存储装置(例如随机存取存储器(RAM)、只读存储器(ROM)及可能地各种类型的可变更存储器或快闪ROM)。可编程内建自测试单元pBIST130包含pBIST控制器129、pBISTROM131、ID值接口132、ID比较单元128及外部接口133。pBIST控制器129以CPU110控制集成电路100的正常操作几乎相同的方式控制SOC测试。pBIST单元130由存储于pBISTROM131中的测试指令控制。pBIST单元130可经由外部接口133耦合到集成电路100外部的电路。地址经由地址I/O134进入及离开pBist单元130。pBIST控制器129通过使用pBISTID(识别)值接口132选择pBIST控制器群组内的特定pBIST控制器。pBISTID值通常为允许选择多达三十一个pBIST控制器的五位值。图2是现有技术pBist130中所包含的功能单元的框图。pBIST单元130包含pBIST控制器129、寄存器221到228、双地址寄存器230、匹配单元232及多输入签名寄存器(MISR)单元233。Addr[15:0]I/O134允许pBist地址的输入或输出。在CPU110的地址空间内对配置寄存器221到228进行存储器映射。因此，CPU110可通过对对应地址的存储器操作来从任何寄存器221到228读取或向其写入。配置寄存器221到228控制pBIST单元130的配置及操作模式。数据寄存器222存储从pBISTROM131重新调用的测试数据。程序寄存器223存储从pBISTROM131重新调用的测试程序指令。其它寄存器224包含各种各样的通用寄存器。配置寄存器221包含下文将更充分论述的四个额外寄存器：算法寄存器225、上部RAM信息(RINFOL)寄存器226、下部RAM信息(RINFOU)寄存器227及pBISTID寄存器228。算法寄存器225实际上为算法屏蔽寄存器。此寄存器的位[0]指示是否将执行存储于pBISTROM131中的第一算法。位[1]指示是否执行第二算法，依此类推。存储于pBistROM131中的总共32个算法可由算法寄存器225的32位字宽度控制。为执行算法，必须设定算法寄存器225的对应位及先前算法标头中的有效位两者。RINFOL寄存器226及RINFOU寄存器227为类似于算法寄存器225的群组屏蔽寄存器。RINFOL寄存器226及RINFOU寄存器227指示是否测试特定RAM群组。提供此能力是因为并非所有算法均可在所有存储器上运行。为测试特定RAM群组，必须设定RINFOL寄存器本文档来自技高网...

【技术保护点】
1.一种嵌入式存储器测试系统，其包括：可编程内建自测试pBIST引擎，所述pBIST引擎产生4位数据字wdata[3:0]及三位控制信号ctl[2:0]；多个分布式数据记录电路，其与所述pBIST引擎通信；多个总线扩展器，所述多个总线扩展器中的每一者连接至对应的分布式数据记录器，所述多个总线扩展器中的每一者连接至所述pBIST引擎以接收所述4位数据和所述3位控制信号，所述多个总线扩展器中的每一者将所述4位数据字wdata[3:0]扩展为如下的32位的经扩展数据字wdata[31:0]：如果ctl[0]是1，则经扩展的4至7位是w[3:0]的倒置；否则如果ctl[0]是0，则经扩展的4至7位等于w[3:0]；并形成数据wdata[7:0]；如果ctl[1]是1，则经扩展的8至15位是w[7:0]的倒置；否则如果ctl[1]是0，则经扩展的8至15位等于w[7:0]；并形成数据wdata[15:0]；及如果ctl[2]是1，则经扩展的16至31位是w[15:0]的倒置；否则如果ctl[2]是0，则经扩展的16至31位等于w[15:0]；并形成数据wdata[31:0]；以及一个或一个以上存储器块，其可与每一分布式数据记录器一起操作。...

【技术特征摘要】
2012.12.10 US 13/709,2471.一种嵌入式存储器测试系统，其包括：可编程内建自测试pBIST引擎，所述pBIST引擎产生4位数据字wdata[3:0]及三位控制信号ctl[2:0]；多个分布式数据记录电路，其与所述pBIST引擎通信；多个总线扩展器，所述多个总线扩展器中的每一者连接至对应的分布式数据记录器，所述多个总线扩展器中的每一者连接至所述pBIST引擎以接收所述4位数据和所述3位控制信号，所述多个总线扩展器中的每一者将所述4位数据字wdata[3:0]扩展为如下的32位的经扩展数据字wdata[31:0]：如果ctl[0]是1，则经扩展的4至7位是w[3:0]的倒置；否则如果ctl[0]是0，则经扩展的4至7位等于w[3:0]；并形成数据wdata[7:0]；如果ctl[1]是1，则经扩展的8至15位是w[7:0]的倒置；否则如果ctl[1]是0，则经扩展的8至15位等于w[7:0]；并形成数据wdata[15...

【专利技术属性】
技术研发人员：拉古拉姆·达莫达兰，纳韦恩·布霍里亚，阿曼·科克拉迪，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国,US