接触垫结构及其制作方法技术

技术编号:18765809 阅读:32 留言:0更新日期:2018-08-25 11:43
本发明专利技术公开一种接触垫结构及其制作方法。其制作方法为首先提供一材料层,然后形成一开口于该材料层内,形成一导电层于材料层上并填入该开口,形成一图案化掩模于导电层上,进行一第一蚀刻制作工艺去除部分导电层以形成一导电插塞,之后再进行一整形制作工艺来改变导电插塞上半部的形状。

【技术实现步骤摘要】
接触垫结构及其制作方法
本专利技术涉及一种制作接触垫结构的方法,尤其是涉及一种制作动态随机存取存储器的存储节点(storagenode)接触垫的方法。
技术介绍
随着各种电子产品朝小型化发展的趋势,动态随机存取存储器(DynamicRandomAccessMemory,DRAM)单元的设计也必须符合高集成度及高密度的要求。对于一具备凹入式栅极结构的DRAM单元而言,由于其可以在相同的半导体基底内获得更长的载流子通道长度,以减少电容结构的漏电情形产生,因此在目前主流发展趋势下,其已逐渐取代仅具备平面栅极结构的DRAM单元。一般来说,具备凹入式栅极结构的DRAM单元会包含一晶体管元件与一电荷贮存装置,以接收来自于位线及字符线的电压信号。然而,受限于制作工艺技术之故,现有具备凹入式栅极结构的DRAM单元仍存在有许多缺陷,还待进一步改良并有效提升相关存储器元件的效能及可靠度。
技术实现思路
本专利技术一实施例公开一种制作接触垫结构的方法。首先提供一材料层,然后形成一开口于该材料层内,形成一导电层于材料层上并填入该开口,形成一图案化掩模于导电层上,进行一第一蚀刻制作工艺去除部分导电层以形成一导电插塞,之后再进行一整形(shaping)制作工艺来改变导电插塞上半部的形状。本专利技术另一实施例公开一种接触垫结构,其主要包含一材料层以及一导电插塞设于材料层内并突出于材料层上表面,其中导电插塞上表面包含一曲面。本专利技术又一实施例公开一种接触垫结构,其主要包含一材料层以及一导电插塞设于材料层内并突出于材料层上表面,其中导电插塞上半部包含一倾斜侧壁。附图说明图1至图2为本专利技术一实施例制作一半导体元件的方法示意图;图3至图5为本专利技术第一实施例接续图2制作DRAM元件的存储节点接触垫的方法示意图;图6至图8为本专利技术第二实施例接续图3制作DRAM元件的存储节点接触垫的方法示意图;图9至图10为本专利技术第三实施例接续图3制作DRAM元件的存储节点接触垫的方法示意图;图11为本专利技术一实施例的一半导体元件的结构示意图。主要元件符号说明12字符线14位线16基底18浅沟隔离20材料层22硬掩模24层间介电层26外延层28开口30晶体管32介电层34源极/漏极区域36开口38开口40导电层42图案化掩模44导电插塞46曲面48侧壁50边缘52倾斜侧壁54上表面56侧壁58倾斜侧壁60上表面100存储器区200周边电路区具体实施方式请参照图1与图2,图1与图2为本专利技术一实施例制作一半导体元件的方法示意图,其中图1为俯视图,图2则显示图1中沿着切线A-A’的剖视图。本实施例是提供一存储器元件,例如是具备凹入式栅极的随机动态处理存储器(DRAM)元件,其包含有至少一晶体管元件(图未示)以及至少一电容结构(图未示),以作为DRAM阵列中的最小组成单元并接收来自于字符线12及位线14的电压信号。如图1与图2所示,首先提供一基底16,基底16中设置有一存储器区100,多个主动区域(图未示)与多个浅沟隔离18设于存储器区100的基底12内,多个字符线12埋入于基底16内且部分条字符线12会通过浅沟隔离18,多个位线(图未示)设置于基底16上并与字符线12交错。此外,各字符线12的正上方设置有一材料层20或绝缘层,材料层20可包含硬掩模22与层间介电层24,材料层20可包含单层或多层绝缘材料,且材料层20可包含氧化硅、氮化硅、氮氧化硅或其组合等。另外在相邻字符线12之间的基底16上可选择性地设置一外延层26,外延层26下方的基底16中可设置掺杂区(图未示),且外延层26正上方或材料层20中形成有开口28。基底16可以另外包含一周边电路区200,周边电路区200内可设置有一晶体管30,例如一平面式金属氧化物半导体晶体管,一介电层32设于晶体管30周围的基底16上,源极/漏极区域34设于晶体管30旁的基底16内以及开口36与开口38设于介电层30内,其中开口36设于晶体管28的栅极正上方而开口38则设于源极/漏极区域34正上方。随后于存储器区100的开口28与周边电路区200的开口36、38内依序形成一选择性阻障层(图未示)与一导电层40,其中阻障层可包含氮化钛、氮化钽或其组合,导电层40则可包含铝、铬、铜、钽、钼、钨或其组合且最佳为钨。请接着参照图3至图5,图3至图5为本专利技术第一实施例接续图2制作DRAM元件的存储节点接触垫(storagenodepad)或电容接触垫的方法示意图,其中为了凸显接触垫本身的结构特征,图3至图5仅显示图2中存储器区100以及/或周边电路区200的部分材料层20与导电层40。如图3所示,首先于开口28、36、38内填入导电层40后形成一图案化掩模42于导电层40上。在本实施例中,图案化掩模42优选地包含氮化硅,但不局限于此。接着如图4所示,利用图案化掩模42为掩模进行一第一蚀刻制作工艺去除部分导电层40以形成一导电插塞44。更具体而言,本实施例的第一蚀刻制作工艺优选地同时去除部分图案化掩模42与部分导电层40但不蚀刻材料层20,其中去除部分图案化掩模42的步骤特别包含将图案化掩模42由一矩形修整为一半月形。在本实施例中,第一蚀刻制作工艺所使用的蚀刻气体可选自由三氟化氮(NF3)、六氟化硫(SF6)、二氟甲烷(CH2F2)、氟甲烷(CH3F)以及三氟甲烷(CH3F)所构成的群组,其中三氟化氮(NF3)与六氟化硫(SF6)的蚀刻对象物主要由钨所构成的导电层40而二氟甲烷(CH2F2)、氟甲烷(CH3F)以及三氟甲烷(CH3F)等蚀刻气体的蚀刻对象物则是由氮化硅所构成的图案化掩模42。随后如图5所示,进行一整形(shaping)或塑形制作工艺来改变导电插塞44上半部的形状。更具体而言,本阶段的整形步骤主要进行一第二蚀刻制作工艺,利用半月形的图案化掩模42来去除部分材料层20以及部分导电插塞44并使导电插塞44包含一曲面46。值得注意的是,本实施例由图4形成导电插塞44至图5对导电插塞44进行塑形的步骤主要通过调整蚀刻气体中分别针对导电层40以及材料层20的流量比例以产生最终导电插塞44具有弧形顶面的结构并蚀刻部分材料层20。举例来说,在图3至图4去除部分导电层40形成导电插塞44时本实施例优选地以较高的气体流量来通入以导电层40为蚀刻对象物的蚀刻气体以及较低的气体流量来通入以图案化硬掩模42为蚀刻对象物的蚀刻气体。换句话说,在进行图4制作工艺时本实施例所通入以三氟化氮(NF3)与六氟化硫(SF6)为主的蚀刻气体具有较高流量而以二氟甲烷(CH2F2)、氟甲烷(CH3F)以及三氟甲烷(CH3F)为主的蚀刻气体则具有较低流量,由此将导电层40图案化为存储节点接触垫或导电插塞44并同时将矩形的图案化掩模42修整为约略半月形。随后,在图5进行整形步骤时本实施例优选地以较低的气体流量来通入以导电插塞44为蚀刻对象物的蚀刻气体以及较高的气体流量来通入以图案化硬掩模42与材料层20为蚀刻对象物的蚀刻气体。换句话说,在进行图5制作工艺时本实施例所通入以三氟化氮(NF3)与六氟化硫(SF6)为主的蚀刻气体具有较低流量而以二氟甲烷(CH2F2)、氟甲烷(CH3F)以及三氟甲烷(CH3F)为主的蚀刻气体则具有较高流量,由此将原本具有平坦表面的导电插塞44顶部修整为本文档来自技高网...

【技术保护点】
1.一种制作接触垫结构的方法,包含:提供一材料层;形成一开口于该材料层内;形成一导电层于该材料层上并填入该开口;形成一图案化掩模于该导电层上;进行一第一蚀刻制作工艺去除部分该导电层以形成一导电插塞;以及进行一整形(shaping)制作工艺来改变该导电插塞上半部的形状。

【技术特征摘要】
1.一种制作接触垫结构的方法,包含:提供一材料层;形成一开口于该材料层内;形成一导电层于该材料层上并填入该开口;形成一图案化掩模于该导电层上;进行一第一蚀刻制作工艺去除部分该导电层以形成一导电插塞;以及进行一整形(shaping)制作工艺来改变该导电插塞上半部的形状。2.如权利要求1所述的制作接触垫结构的方法,还包含进行该第一蚀刻制作工艺以同时去除部分该图案化掩模及部分该导电层。3.如权利要求2所述的制作接触垫结构的方法,其中去除部分该图案化掩模的步骤包含将该图案化掩模由一矩形修整为一半月形。4.如权利要求1所述的制作接触垫结构的方法,其中该整形步骤包含:进行一第二蚀刻制作工艺去除部分该材料层以及部分该导电插塞并使该导电插塞包含一曲面。5.如权利要求1所述的制作接触垫结构的方法,其中该导电插塞突出于该材料层上表面的厚度介于500埃至700埃。6.如权利要求1所述的制作接触垫结构的方法,其中该整形步骤包含:进行一第二蚀刻制作工艺去除该图案化掩模及部分该材料层;以及进行一第三蚀刻制作工艺去除部分该导电插塞并使该导电插塞包含一倾斜侧壁。7.如权利要求6所述的制作接触垫结构的方法,其中该第三蚀刻制作工艺包含利用氩气去除部分该导电插塞。8.如权利要求1所述的制作接触垫结构的方法,另包含:进行该第一蚀刻制作工艺以同时去除该图案化掩模...

【专利技术属性】
技术研发人员:张峰溢李甫哲陈界得
申请(专利权)人:联华电子股份有限公司福建省晋华集成电路有限公司
类型:发明
国别省市:中国台湾,71

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1