快捷外设互联标准插槽的检测系统技术方案

本实用新型专利技术公开一种快捷外设互联标准插槽的检测系统，通过于检测电路板中多路选通芯片选择将PCI‑E插槽的检测信号通过第一信号输出引脚或是第二信号输出引脚提供至JTAG芯片或是ADC，JTAG芯片或是ADC依据检测信号的数值以检测提供检测信号的PCI‑E插槽的第一输入输出信号引脚的连接状态，藉此可以达成提高检测PCI‑E插槽检测电路板检测覆盖率的技术功效。

【技术实现步骤摘要】
快捷外设互联标准插槽的检测系统
本技术涉及一种检测系统，尤其是指一种适用于PCI-E插槽的检测系统。
技术介绍
在笔记本电脑、服务器生产在线，边界扫描技术由于无可替代的优越性，已经得到了广泛接受，基本所有的笔记本电脑、服务器生厂商都在尝试使用并推广这种技术。从实用性角度考虑，在主板线路测试中使用边界扫描技术，最大的应用场景就是测试主板双列直插式内存模块或双线内存模块(DualIn-lineMemoryModule，DIMM)插槽以及快捷外设互联标准(PeripheralComponentInterconnectExpress，PCI-E)插槽。因为这两种插槽在主板上都至少会设置两个以上，且每一个插槽所具有的引脚数量众多，除边界扫描技术外，基本没有能同时保证高覆盖率、低耗时、低成本的测试。使用边界扫描技术测试主板的DIMM插槽以及PCI-E插槽，需要设计专用的测试电路板。现有设计的PCI-E插槽测试电路板对于测试覆盖率都有限，特别是PCI-E插槽上的检测信号，由于在不同主板上PCI-E插槽的电性连接方式种类繁多，这会造成PCI-E插槽测试电路板测试覆盖率的困难。PCI-E插槽的输入输出引脚在主板上常见的电性连接情况例如是：电性连接上拉电阻、电性连接下拉电阻、电性连接电源信号、电性连接接地信号、电性连接到主板的系统可程序化数组逻辑芯片、PCI-E插槽的输入输出引脚彼此之间有电性连接或是悬空。对于现有常用于测试电路板的JTAG芯片中输入输出引脚于边界扫描模式下，仅于JTAG芯片的封装内且与JTAG芯片的各输入输出引脚对应预设具有上拉电阻，并且上拉电阻式无法被去除的，针对PCI-E插槽的检测信号测试，由于在不同主板上所电性连接的方式皆不同，将无法简单的对测试电路板进行设计。综上所述，可知现有技术中长期以来一直存在提供检测PCI-E插槽检测电路板设计仍存在缺失导致检测覆盖率不佳的问题，因此有必要提出改进的技术手段，来解决此问题。
技术实现思路
有鉴于现有技术存在提供检测PCI-E插槽检测电路板设计仍存在缺失导致检测覆盖率不佳的问题，本技术遂披露一种快捷外设互联标准插槽的检测系统，其中：本技术所披露的快捷外设互联标准插槽的检测系统，其包含：主板以及至少一测试电路板，主板更包含：多个快捷外设互联标准(PeripheralComponentInterconnectExpress，PCI-E)插槽；测试电路板分别插设于PCI-E插槽其中之一进行检测，测试电路板更包含：多路选通芯片、联合测试工作组(JointTestActionGroup，JTAG)芯片及模拟数字转换器(Analogtodigitalconverter，ADC)。主板的每一个PCI-E插槽具有多个输入输出信号引脚。测试电路板的多路选通芯片的至少一信号输入引脚自插设的PCI-E插槽的至少一第一输入输出信号引脚接收检测信号。测试电路板的多路选通芯片的控制信号接收引脚接收控制信号，多路选通芯片依据控制信号控制多路选通芯片的信号输入引脚通过多路选通芯片的第一信号输出引脚或是第二信号输出引脚提供检测信号。测试电路板的JTAG芯片的JTAG信号接收引脚接收控制信号以及控制信号序列，以依据控制信号序列设定JTAG芯片为边界扫描(BoundaryScan)模式。测试电路板的JTAG芯片的第一输入输出引脚与多路选通芯片的第一信号输出引脚电性连接以接收检测信号，通过检测信号的数值以检测提供检测信号的PCI-E插槽的第一输入输出信号引脚的连接状态。测试电路板的JTAG芯片通过与多路选通芯片的控制信号接收引脚电性连接的JTAG芯片的第二输入输出引脚提供控制信号至多路选通芯片。测试电路板的JTAG芯片依据持续不断的控制信号序列生成集成电路总线(Inter-IntegratedCircuit，IIC)仿真信号并通过第三输入输出引脚以及第四输入输出引脚提供IIC仿真信号。测试电路板的ADC的信号接收引脚通过电阻R构成的分压电路与多路选通芯片的第二信号输出引脚电性连接以接收检测信号并转换为数字的检测信号，通过读取数字的检测信号的数值以检测提供检测信号的PCI-E插槽的第一输入输出信号引脚的连接状态。测试电路板的ADC的第三信号接收引脚以及第四信号接收引脚分别与JTAG芯片的第三输入输出引脚以及第四输入输出引脚电性连接以接收IIC仿真信号。本技术所揭露的系统如上，与现有技术之间的差异在于通过于检测电路板中多路选通芯片选择将PCI-E插槽的检测信号通过第一信号输出引脚或是第二信号输出引脚提供至JTAG芯片或是ADC，JTAG芯片或是ADC依据检测信号的数值以检测提供检测信号的PCI-E插槽的第一输入输出信号引脚的连接状态。通过上述的技术手段，本技术可以达成提高检测PCI-E插槽检测电路板检测覆盖率的技术功效。附图说明图1为本技术PCI-E插槽的检测系统的系统架构示意图。图2为本技术PCI-E插槽的检测系统的测试电路板组件示意图。符号说明：10主板11PCI-E插槽111第一输入输出信号引脚12系统可程序化数组逻辑芯片13PCH14CPU20测试电路板21多路选通芯片211信号输入引脚212控制信号接收引脚213第一信号输出引脚214第二信号输出引脚22JTAG芯片221JTAG信号接收引脚222第一输入输出引脚223第二输入输出引脚224第三输入输出引脚225第四输入输出引脚23ADC231信号接收引脚232第三信号接收引脚233第四信号接收引脚31检测信号32控制信号序列33IIC仿真信号34控制信号R电阻具体实施方式以下将配合附图及实施例来详细说明本技术的实施方式，藉此对本技术如何应用技术手段来解决技术问题并达成技术功效的实现过程能充分理解并据以实施。以下将以一个实施例来说明本技术实施方式的运作系统，并请同时参考图1以及图2所示，图1为本技术PCI-E插槽的检测系统的系统架构示意图；图2绘示为本技术PCI-E插槽的检测系统的测试电路板组件示意图。本技术所揭露的快捷外设互联标准插槽的检测系统，其包含：主板10以及至少一测试电路板20，主板10还包含：多个快捷外设互联标准(PeripheralComponentInterconnectExpress，PCI-E)插槽11、系统可程序化数组逻辑(SystemProgrammableArrayLogic，SYSPAL)芯片12、平台路径控制器(PlatformControllerHub，PCH)13以及中央处理器(CentralProcessingUnit，CPU)14；测试电路板20分别插设于PCI-E插槽11其中之一进行检测，测试电路板20还包含：多路选通芯片21、联合测试工作组(JointTestActionGroup，JTAG)芯片22及模拟数字转换器(Analogtodigitalconverter，ADC)23。主板10的每一个PCI-E插槽11具有多个输入输出信号引脚，输入输出信号引脚例如是：PCI-E插槽中编号A5、A6、A7、A8以及B9的JTAG引脚、PCI-E插槽中编号B5以及B6的系统管理总线(SystemManagementBus，SMBUS)引脚、PC本文档来自技高网...

【技术保护点】
1.一种快捷外设互联标准插槽的检测系统，其特征在于，其包含：主板，所述主板还包含：多个PCI‑E插槽，每一个PCI‑E插槽具有多个输入输出信号引脚；及至少一测试电路板，所述测试电路板分别插设于所述PCI‑E插槽其中之一进行检测，所述测试电路板还包含：多路选通芯片，所述多路选通芯片的至少一信号输入引脚自插设的所述PCI‑E插槽的至少一第一输入输出信号引脚接收检测信号；所述多路选通芯片的控制信号接收引脚接收控制信号，所述多路选通芯片依据所述控制信号控制所述多路选通芯片的所述信号输入引脚通过所述多路选通芯片的第一信号输出引脚或是第二信号输出引脚提供所述检测信号；JTAG芯片，所述JTAG芯片的JTAG信号接收引脚接收所述控制信号以及控制信号序列，以依据所述控制信号序列设定所述JTAG芯片为边界扫描模式；所述JTAG芯片的第一输入输出引脚与所述多路选通芯片的所述第一信号输出引脚电性连接以接收所述检测信号，通过所述检测信号的数值以检测提供所述检测信号的所述PCI‑E插槽的所述第一输入输出信号引脚的连接状态；所述JTAG芯片通过与所述多路选通芯片的所述控制信号接收引脚电性连接的所述JTAG芯片的第二输入输出引脚提供所述控制信号至所述多路选通芯片；所述JTAG芯片依据持续不断的所述控制信号序列生成IIC仿真信号并通过第三输入输出引脚以及第四输入输出引脚提供所述IIC仿真信号；及ADC，所述ADC的信号接收引脚通过电阻R构成的分压电路与所述多路选通芯片的所述第二信号输出引脚电性连接以接收所述检测信号并转换为数字的所述检测信号，通过读取数字的所述检测信号的数值以检测提供所述检测信号的所述PCI‑E插槽的所述第一输入输出信号引脚的连接状态；所述ADC的第三信号接收引脚以及一第四信号接收引脚分别与所述JTAG芯片的所述第三输入输出引脚以及所述第四输入输出引脚电性连接以接收所述IIC仿真信号。...

【技术特征摘要】
1.一种快捷外设互联标准插槽的检测系统，其特征在于，其包含：主板，所述主板还包含：多个PCI-E插槽，每一个PCI-E插槽具有多个输入输出信号引脚；及至少一测试电路板，所述测试电路板分别插设于所述PCI-E插槽其中之一进行检测，所述测试电路板还包含：多路选通芯片，所述多路选通芯片的至少一信号输入引脚自插设的所述PCI-E插槽的至少一第一输入输出信号引脚接收检测信号；所述多路选通芯片的控制信号接收引脚接收控制信号，所述多路选通芯片依据所述控制信号控制所述多路选通芯片的所述信号输入引脚通过所述多路选通芯片的第一信号输出引脚或是第二信号输出引脚提供所述检测信号；JTAG芯片，所述JTAG芯片的JTAG信号接收引脚接收所述控制信号以及控制信号序列，以依据所述控制信号序列设定所述JTAG芯片为边界扫描模式；所述JTAG芯片的第一输入输出引脚与所述多路选通芯片的所述第一信号输出引脚电性连接以接收所述检测信号，通过所述检测信号的数值以检测提供所述检测信号的所述PCI-E插槽的所述第一输入输出信号引脚的连接状态；所述JTAG芯片通过与所述多路选通芯片的所述控制信号接收引脚电性连接的所述JTAG芯片的第二输入输出引脚提供所述控制信号至所述多路选通芯片；所述JTAG芯片依据持续不断的所述控制信号序列生成IIC仿真信号并通过第三输入输出引脚以及第四输入输出引脚提供所述IIC仿...

【专利技术属性】
技术研发人员：穆常青，
申请(专利权)人：英业达科技有限公司，英业达股份有限公司，
类型：新型
国别省市：上海,31