一种低功耗高分辨率的数字相位发生器制造技术

本发明专利技术公开一种低功耗高分辨率的数字相位发生器，包括信号注入电路和四级环形振荡器；上述四级环形振荡器包含第一延迟单元、第二延迟单元、第三延迟单元和第四延迟单元，上述信号注入电路包括第一NMOS管和第二NMOS管，第一NMOS管的栅极接输入信号反相端，源极接地；第二NMOS管的栅极接输入信号同相端，源极接地；第一NMOS管的漏极连接第一延迟单元的输出正端，第二NMOS管的漏极连接第一延迟单元的输出负端。此种结构基于注入锁定技术实现，只需要调节环形振荡器的自由振荡器频率就可以实现高分辨的相位插值功能，具有非常低的功率消耗。

【技术实现步骤摘要】
一种低功耗高分辨率的数字相位发生器
本专利技术属于数字调制
，特别涉及一种低功耗高分辨率的数字相位发生器。
技术介绍
数字相位发生器也叫数字时间转换器或者数字延迟线，通过改变数字控制信号产生一个具有不同延时或者不同相位的时钟信号。数字相位发生器在时钟回复电路、锁相环反馈回路、直接频率合成器以及极化调制中都有广泛应用。数字相位发生器在锁相环中工作频率接近参考频率，然而在极化调制系统以及时钟回复电路中，数字相位发生器需要工作在接近吉赫兹的频率。传统的基于反相器延迟链的数字相位发生器具有很好的线性度，然而其增益受工艺以及电源电压的变化影响严重，且功耗非常大，很大程度上限制了其应用。而基于相位插值的相位发生器具有固定的增益，但是其线性度较差，功耗在高频下也无法降到很低。因此如何设计低功耗、高分辨率的数字相位发生器是亟需解决的研究课题。
技术实现思路
本专利技术的目的，在于提供一种低功耗高分辨率的数字相位发生器，其基于注入锁定技术实现，只需要调节环形振荡器的自由振荡器频率就可以实现高分辨的相位插值功能，具有非常低的功率消耗。为了达成上述目的，本专利技术的解决方案是：一种低功耗高分辨率的数字相位发生器，包括信号注入电路和四级环形振荡器，信号注入电路的输出端连接四级环形振荡器。上述四级环形振荡器包含第一延迟单元、第二延迟单元、第三延迟单元和第四延迟单元，第一延迟单元的输出正端接第二延迟单元的输入负端，第一延迟单元的输出负端接第二延迟单元的输入正端；第二延迟单元的输出正端接第三延迟单元的输入负端，第二延迟单元的输出负端接第三延迟单元的输入正端；第三延迟单元的输出正端接第四延迟单元的输入负端，第三延迟单元的输出负端接第四延迟单元的输入正端；第四延迟单元的输出正端接第一延迟单元的输入正端，第四延迟单元的输出负端接第一延迟单元的输入负端；信号注入电路的输出端与第一延迟单元的输出端连接。上述信号注入电路包括第一NMOS管和第二NMOS管，第一NMOS管的栅极接输入信号反相端，源极接地；第二NMOS管的栅极接输入信号同相端，源极接地；第一NMOS管的漏极连接第一延迟单元的输出正端，第二NMOS管的漏极连接第一延迟单元的输出负端。上述第一延迟单元、第二延迟单元、第三延迟单元、第四延迟单元的结构相同，均包括第一参考电流源、第三NMOS管、第四NMOS管、第一电阻、第二电阻、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第一开关电容阵列，其中，第一参考电流源正端接第三NMOS管与第四NMOS管的源极，负端接地；第三NMOS管漏极接第一PMOS管的漏极，栅极接输入正端；第四NMOS管漏极接第二PMOS管的漏极，栅极接输入负端；第一电阻一端接输入正端，另一端接输出负端；第二电阻一端接输入负端，另一端接输出正端；第一PMOS管源极接电源，栅极接输入正端，漏极接输出负端；第二PMOS管源极接电源，栅极接第三PMOS管的漏极，漏极接第一PMOS管的漏极；第四PMOS管源极接电源，栅极接输入负端，漏极接输出正端；第三PMOS管源极接电源，栅极接第二PMOS管的漏极，漏极接第四PMOS管的漏极；开关电容阵列一端接输出负端，另一端接输出正端。上述开关电容阵列包括第五至第二十PMOS管，其中，第五PMOS管栅极接输出正端、源极与漏极接第一控制信号；第六PMOS管沟道宽度为第五PMOS管的两倍，栅极接输出正端、源极与漏极接第二控制信号；第七PMOS管沟道宽度为第五PMOS管的四倍，栅极接输出正端、源极与漏极接第三控制信号；第八PMOS管沟道宽度为第五PMOS管的八倍，栅极接输出正端、源极与漏极接第四控制信号；第九PMOS管沟道宽度为第五PMOS管的十六倍，栅极接输出正端、源极与漏极接第五控制信号；第十PMOS管沟道宽度为第五PMOS管的三十二倍，栅极接输出正端、源极与漏极接第六控制信号；第十一PMOS管沟道宽度为第五PMOS管的六十四倍，栅极接输出正端、源极与漏极接第七控制信号；第十二PMOS管沟道宽度为第五PMOS管的一百二十八倍，栅极接输出正端、源极与漏极接第八控制信号；第十三PMOS管尺寸与第五PMOS管相同，栅极接输出负端、源极与漏极接第一控制信号；第十四PMOS管沟道宽度为第五PMOS管的两倍，栅极接输出负端、源极与漏极接第二控制信号；第十五PMOS管沟道宽度为第五PMOS管的四倍，栅极接输出负端、源极与漏极接第三控制信号；第十六PMOS管沟道宽度为第五PMOS管的八倍，栅极接输出负端、源极与漏极接第四控制信号；第十七PMOS管沟道宽度为第五PMOS管的十六倍，栅极接输出负端、源极与漏极接第五控制信号；第十八PMOS管沟道宽度为第五PMOS管的三十二倍，栅极接输出负端、源极与漏极接第六控制信号；第十九PMOS管沟道宽度为第五PMOS管的六十四倍，栅极接输出负端、源极与漏极接第七控制信号；第二十PMOS管沟道宽度为第五PMOS管的一百二十八倍，栅极接输出负端、源极与漏极接第八控制信号。采用上述方案后，本专利技术具有以下改进：(1)在环形振荡电路中，四级差分延迟单元振荡在工作频率附近产生相位相差45度的8路输出，每一级延迟单元的延迟时间由8比特开关电容阵列控制；(2)在输入输出信号间增加电阻在不减小振荡频率的条件下增加上升以及下降时间以增加注入锁定的范围；(3)信号注入通过两个相同尺寸的NMOS管的栅极注入，通过改变其中一组差分输出对地的阻抗讲环形振荡器的工作频率锁定到输入频率；(4)通过控制开关电容阵列实现环形振荡器自由振荡频率的调节，从而根据与注入频率的差值产生一个固定的相位差实现高分辨率的相位产生电路。本专利技术提供的低功耗高分辨率数字相位发生器，利用注入锁定环形振荡器在800MHz频率下实现了10比特相位分辨率，其功率消耗仅为0.5mW，其积分非线性小于2ps。附图说明图1是本专利技术的结构示意图；图2是本专利技术的数字相位发生器的差分非线性示意图；图3为本专利技术的数字相位发生器的积分非线性示意图。具体实施方式以下将结合附图，对本专利技术的技术方案及有益效果进行详细说明。如图1所示，本专利技术提供一种低功耗高分辨率的数字相位发生器，包括四级环形振荡器和信号注入电路，其中，环形振荡器中的每一级延迟单元由电流模式的反相器组成，交叉耦合的PMOS对提供额外的延迟，使得偶数级延迟振荡单元满足起振条件；在每一级延迟单元输入与输出间增加电阻，在不减小振荡频率的条件下增加振荡器输出的上升与下降时间，增大了注入锁定振荡器的锁定范围，注入信号通过对称的NMOS差分对在第一延迟单元D1的输出端输入，所产生的相位由每一级延迟单元中的开关电容阵列控制。如图1所示，所述信号注入电路包括第一NMOS管NM1和第二NMOS管NM2，第一NMOS管NM1的栅极接输入信号反相端Inn，源极接地；第二NMOS管NM2的栅极接输入信号同相端Inp，源极接地。所述环形振荡器包括第一延迟单元D1、第二延迟单元D2、第三延迟单元D3和第四延迟单元D4，第一延迟单元D1的输出正端接第二延迟单元D2的输入负端，第一延迟单元D1的输出负端接第二延迟单元D2的输入正端；第二延迟单元D2的输出正端接第三延迟单元D3的输入负端，第二延迟单元D2的输出负端接第三延迟单元D3的输入正端；第三延迟单元D本文档来自技高网...

【技术保护点】
1.一种低功耗高分辨率的数字相位发生器，其特征在于：包括信号注入电路和四级环形振荡器，信号注入电路的输出端连接四级环形振荡器。

【技术特征摘要】
1.一种低功耗高分辨率的数字相位发生器，其特征在于：包括信号注入电路和四级环形振荡器，信号注入电路的输出端连接四级环形振荡器。2.如权利要求1所述的一种低功耗高分辨率的数字相位发生器，其特征在于：所述四级环形振荡器包含第一延迟单元、第二延迟单元、第三延迟单元和第四延迟单元，第一延迟单元的输出正端接第二延迟单元的输入负端，第一延迟单元的输出负端接第二延迟单元的输入正端；第二延迟单元的输出正端接第三延迟单元的输入负端，第二延迟单元的输出负端接第三延迟单元的输入正端；第三延迟单元的输出正端接第四延迟单元的输入负端，第三延迟单元的输出负端接第四延迟单元的输入正端；第四延迟单元的输出正端接第一延迟单元的输入正端，第四延迟单元的输出负端接第一延迟单元的输入负端；信号注入电路的输出端与第一延迟单元的输出端连接。3.如权利要求2所述的一种低功耗高分辨率的数字相位发生器，其特征在于：所述信号注入电路包括第一NMOS管和第二NMOS管，第一NMOS管的栅极接输入信号反相端，源极接地；第二NMOS管的栅极接输入信号同相端，源极接地；第一NMOS管的漏极连接第一延迟单元的输出正端，第二NMOS管的漏极连接第一延迟单元的输出负端。4.如权利要求2所述的一种低功耗高分辨率的数字相位发生器，其特征在于：所述第一延迟单元、第二延迟单元、第三延迟单元、第四延迟单元的结构相同，均包括第一参考电流源、第三NMOS管、第四NMOS管、第一电阻、第二电阻、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管和第一开关电容阵列，其中，第一参考电流源正端接第三NMOS管与第四NMOS管的源极，负端接地；第三NMOS管漏极接第一PMOS管的漏极，栅极接输入正端；第四NMOS管漏极接第二PMOS管的漏极，栅极接输入负端；第一电阻一端接输入正端，另一端接输出负端；第二电阻一端接输入负端，另一端接输出正端；第一PMOS管源极接电源，栅极接输入正端，漏极接输出负端；第二PMOS管源极接电源，栅极接第三PMOS管的漏极，漏极接第一PMOS管的漏极；...

【专利技术属性】
技术研发人员：吴建辉，闫成刚，黄成，李红，
申请(专利权)人：东南大学，
类型：发明
国别省市：江苏,32