一种可降低功率MOS器件栅极电阻的制造方法技术

本发明专利技术提供了一种可降低功率MOS器件栅极电阻的制造方法，应用于半导体制造领域，其中，包括：提供一硅基底，在硅基底表生长一外延层；在外延层上形成沟槽结构；进行源区、体区的离子注入掺杂，在表面淀积一金属薄层；进行两次高低温的快速退火；刻蚀掉多余的金属；在金属薄层上进行介质层的淀积、回流；对介质层、金属薄层、外延层进行光刻、刻蚀，形成接触孔；在介质层表面进行金属淀积，随后光刻、刻蚀形成栅极和源极。上述技术方案的有益效果在于通过优化加工工序及器件结构，在源区注入之后淀积一层金属薄膜，并搭配两次高低温的快速热退火工艺，在栅极和源极表面形成自对准硅化物，减小晶体管的寄生电阻。

【技术实现步骤摘要】
一种可降低功率MOS器件栅极电阻的制造方法
本专利技术涉及半导体制造领域，尤其涉及一种可降低功率MOS器件栅极电阻的制造方法。
技术介绍
随着晶体管特征尺寸的不断缩小和集成电路集成度的不断增大，晶体管的寄生电阻成为了限制晶体管和集成电路性能的主要元素。栅级电阻(Rg)、源级电阻(Rs)随金属/半导体接触面积的缩小而增大成为了寄生电阻的主要组成部分。
技术实现思路
针对上述问题，本专利技术提供了一种可降低功率MOS器件栅极电阻的制造方法，应用于半导体制造领域，其中，提供一硅衬底，还包括以下步骤：步骤S1、于所述硅衬底表面依次生长一外延层、一第一掩膜层，图案化所述第一掩膜层，于对应沟槽位置形成工艺窗口；步骤S2、通过所述第一掩膜层对所述外延层进行刻蚀，至所述外延层一预定深度，以形成沟槽；随后去除所述第一掩膜层；步骤S3、于所述沟槽内壁和所述外延层表面生长一牺牲氧化层，对所述牺牲氧化层进行刻蚀，随后于所述牺牲氧化层表面生长一栅氧化层；步骤S4、于所述栅氧化层表面淀积一多晶硅层，对所述多晶硅层进行刻蚀,至露出所述栅极氧化层；步骤S5、于对应体区、源区位置进行离子注入；步骤S6、对所述栅氧化层进行刻蚀，以暴露所述外延层；步骤S7、于所述外延层表面和所述多晶硅层表面淀积一金属薄层，并进行退火；步骤S8、于所述金属薄层表面形成一第二掩膜层，图案化所述第二掩膜层，于所述沟槽两端对应位置形成工艺窗口；步骤S9、通过所述第二掩膜层对所述金属薄层进行刻蚀，至露出所述栅氧化层，随后去除所述第二掩膜层；步骤S10、于所述金属薄层表面和所述栅氧化层表面依次形成一层间介质层和一第三掩膜层，图案化所述第三掩膜层，于接触孔位置形成工艺窗口；步骤S11、通过所述第三掩膜层进行刻蚀，贯通所述层间介质层、所述金属薄层，停留至所述外延层一定深度，形成所述接触孔；步骤S12、于所述接触孔内壁和所述层间介质层表面淀积一金属层。其中，所述退火包含第一次退火和第二次退火。其中，所述第一次退火使用快速热退火(RapidThermalAnnealing，RTA)工艺。其中，所述第一次退火的温度介于600℃～700℃。其中，所述第二次退火使用快速热退火工艺。其中，所述第二次退火的温度介于800℃～900℃。其中，所述金属薄膜的材料为Ti、Co或Ni。其中，所述层间介质层所用材料为硼磷硅玻璃(Boro-Phospho-Silicate-Glass，BPSG)。有益效果：本专利技术通过优化加工工序及器件结构，在源区注入之后淀积一层金属薄膜，并搭配两次高低温的快速热退火工艺，在栅级和源级表面形成自对准硅化物(Salicide)，以降低电阻。附图说明图1～12本专利技术各步骤结构示意图；图13本专利技术流程图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本专利技术保护的范围。需要说明的是，在不冲突的情况下，本专利技术中的实施例及实施例中的特征可以相互组合。下面结合附图和具体实施例对本专利技术作进一步说明，但不作为本专利技术的限定。如图13在一个较佳的实施例中，提出了一种可降低功率MOS器件栅极电阻的制造方法，应用于半导体制造领域，其中，提供一硅衬底，还包括以下步骤：步骤S1、如图1所示于所述硅衬底1表面依次生长一外延层2、一第一掩膜层(图中未示出)，图案化所述第一掩膜层，于对应沟槽位置形成工艺窗口；步骤S2、通过所述第一掩膜层对所述外延层2进行刻蚀，至所述外延层2一预定深度，以形成沟槽；随后去除所述第一掩膜层，形成如图2所示结构；步骤S3、于所述沟槽内壁和所述外延层表面生长一牺牲氧化层，对所述牺牲氧化层进行刻蚀，随后于所述牺牲氧化层表面生长一栅氧化层3，形成如图3所示结构；步骤S4、于所述栅氧化层表面淀积一多晶硅层1，对所述多晶硅层1进行刻蚀,至露出所述栅极氧化层3，形成如图4所示结构；步骤S5、于对应体区、源区位置进行离子注入，形成如图5所示结构，其中包括体区5和源区6；步骤S6、对所述栅氧化层3进行刻蚀，以暴露所述外延层2，形成如图6所示结构；步骤S7、于所述外延层2表面和所述多晶硅层4表面淀积一金属薄层7，形成如图7所示结构，并进行退火；步骤S8、于所述金属薄层表面形成一第二掩膜层，图案化所述第二掩膜层，于所述沟槽两端对应位置形成工艺窗口；步骤S9、通过所述第二掩膜层对所述金属薄层7进行刻蚀，至露出所述栅氧化层3，随后去除所述第二掩膜层，形成如图9所示结构；步骤S10、如图10所示，于所述金属薄层7表面和所述栅氧化层3表面依次形成一层间介质层9和一第三掩膜层(图中未示出)，图案化所述第三掩膜层，于接触孔位置形成工艺窗口；步骤S11、如图11所示，通过所述第三掩膜层进行刻蚀，贯通所述层间介质层9、所述金属薄层7，停留至所述外延层2一定深度，形成所述接触孔；步骤S12、如图12所示，于所述接触孔内壁和所述层间介质层9表面淀积一金属层10。上述技术方案中，通过优化加工工序及器件结构，在源区注入之后淀积一层金属薄膜，并搭配两次高低温的快速热退火工艺，在栅级和源级表面形成自对准硅化物，以降低电阻。在一个较佳的实施例中，金属薄层7可用的材料为Ti、Co或Ni。在一个较佳的实施例中，在执行退火工艺时进行两次快速热退火；第一次快速热退火的温度介于600℃～700℃，第二次快速热退火的温度介于800℃～900℃。上述技术方案中，金属薄层7在第一次快速热退火之后会与硅反应，生成较低电阻率的金属硅化物；经第二次快速热退火之后会生成阻值更低的金属硅化物。这样就能在栅极和源极表面形成自对准硅化物，达到降低栅极电阻的目的。在一个较佳的实施例中，层间介质层9所使用的材料为硼磷硅玻璃。以上所述仅为本专利技术较佳的实施例，并非因此限制本专利技术的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本专利技术说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本专利技术的保护范围内。本文档来自技高网...

【技术保护点】
1.一种可降低功率MOS器件栅极电阻的制造方法，应用于半导体制造领域，其特征在于，提供一硅衬底，还包括以下步骤：步骤S1、于所述硅衬底表面依次生长一外延层、一第一掩膜层，图案化所述第一掩膜层，于对应沟槽位置形成工艺窗口；步骤S2、通过所述第一掩膜层对所述外延层进行刻蚀，至所述外延层一预定深度，以形成沟槽；随后去除所述第一掩膜层；步骤S3、于所述沟槽内壁和所述外延层表面生长一牺牲氧化层，对所述牺牲氧化层进行刻蚀，随后于所述牺牲氧化层表面生长一栅氧化层；步骤S4、于所述栅氧化层表面淀积一多晶硅层，对所述多晶硅层进行刻蚀,至露出所述栅极氧化层；步骤S5、于对应体区、源区位置进行离子注入；步骤S6、对所述栅氧化层进行刻蚀，以暴露所述外延层步骤S7、于所述外延层表面和所述多晶硅层表面淀积一金属薄层，并进行退火；步骤S8、于所述金属薄层表面形成一第二掩膜层，图案化所述第二掩膜层，于所述沟槽两端对应位置形成工艺窗口；步骤S9、通过所述第二掩膜层对所述金属薄层进行刻蚀，至露出所述栅氧化层，随后去除所述第二掩膜层；步骤S10、于所述金属薄层表面和所述栅氧化层表面依次形成一层间介质层和一第三掩膜层，图案化所述第三掩膜层，于接触孔位置形成工艺窗口；步骤S11、通过所述第三掩膜层进行刻蚀，贯通所述层间介质层、所述金属薄层，停留至所述外延层一定深度，形成所述接触孔；步骤S12、于所述接触孔内壁和所述层间介质层表面淀积一金属层。...

【技术特征摘要】
1.一种可降低功率MOS器件栅极电阻的制造方法，应用于半导体制造领域，其特征在于，提供一硅衬底，还包括以下步骤：步骤S1、于所述硅衬底表面依次生长一外延层、一第一掩膜层，图案化所述第一掩膜层，于对应沟槽位置形成工艺窗口；步骤S2、通过所述第一掩膜层对所述外延层进行刻蚀，至所述外延层一预定深度，以形成沟槽；随后去除所述第一掩膜层；步骤S3、于所述沟槽内壁和所述外延层表面生长一牺牲氧化层，对所述牺牲氧化层进行刻蚀，随后于所述牺牲氧化层表面生长一栅氧化层；步骤S4、于所述栅氧化层表面淀积一多晶硅层，对所述多晶硅层进行刻蚀,至露出所述栅极氧化层；步骤S5、于对应体区、源区位置进行离子注入；步骤S6、对所述栅氧化层进行刻蚀，以暴露所述外延层步骤S7、于所述外延层表面和所述多晶硅层表面淀积一金属薄层，并进行退火；步骤S8、于所述金属薄层表面形成一第二掩膜层，图案化所述第二掩膜层，于所述沟槽两端对应位置形成工艺窗口；步骤S9、通过所述第二掩膜层对所述金属薄层进行刻蚀，至露出所述栅氧化层，随后去除所...

【专利技术属性】
技术研发人员：徐达武，蒋正洋，李雪梅，
申请(专利权)人：华润微电子重庆有限公司，
类型：发明
国别省市：重庆,50