用于系统级封装的防静电装置制造方法及图纸

本实用新型专利技术涉及一种用于系统级封装的防静电装置，包括：Si衬底(101)；器件区，设置于所述Si衬底(101)内，包括纵向结构的SCR管(102)和隔离区(103)，所述隔离区(103)设置于所述SCR管(102)两侧且上下贯通所述Si衬底(101)；第一TSV区(104)和第二TSV区(105)，设置于所述Si衬底(101)内且位于所述器件区两侧且上下贯通所述Si衬底(101)；互连线，设置于所述Si衬底(101)上用于串行连接所述第一TSV区(104)的第一端面、所述SCR管(102)和所述第二TSV区(105)的第二端面；铜凸点(106)；设置于所述第一TSV区(104)的第二端面和所述第二TSV区(105)的第二端面上。本实用新型专利技术提供的TSV转接板通过在TSV转接板上加工ESD防护器件SCR管，增强了层叠封装芯片的抗静电能力。

【技术实现步骤摘要】
用于系统级封装的防静电装置
本技术属半导体集成电路
，特别涉及一种用于系统级封装的防静电装置。
技术介绍
基于硅通孔(Through-SiliconVia，简称TSV)的三维封装(3D-TSV)具有高速互连、高密度集成、小型化等特点，同时表现出同质和异质功能整合等优点，成为近年来半导体技术最热门的研究方向之一。尽管3D-TSV封装技术具有诸多优势，但目前仍存在一些不利因素制约3D-TSV集成封装技术的发展。其中，三维堆叠时抗静电能力是影响3D-TSV集成封装技术的发展的一个重要因素；由于不同芯片的抗静电能力不同，在三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力，静电放电(Electro-StaticDischarge,简称ESD)指短的持续时间内的大电流放电现象。ESD会降低或毁坏集成电路中的分立器件如晶体管、二极管、电感器、电容和电阻器。电压和电流尖峰都可以击穿在单个半导体器件中的多个部分中的电介质或掺杂区，由此使得整个器件或甚至整个芯片完全或部分不能工作，在过去数十年中，集成电路(IC)已以难以置信的速率缩小，且将可能继续缩小。随着晶体管在大小上缩小，在晶体管周围的支持组件通常也缩小。IC尺寸的缩小减少晶体管的ESD容限，由此增加集成电路对ESD应力的敏感度。。因此如何提高三维堆叠时系统级封装的的抗静电能力成为半导体行业亟待解决的问题。
技术实现思路
为了提高3D集成电路的抗静电能力，本技术提供了一种用于系统级封装的防静电装置；本技术要解决的技术问题通过以下技术方案实现：本技术的实施例提供了一种用于系统级封装的防静电装置，包括：Si衬底101；器件区，设置于Si衬底101内，包括纵向结构的晶闸管又叫可控硅(SiliconControlledRectifier,SCR)102和隔离区103，隔离区103设置于SCR管102两侧且上下贯通Si衬底101；第一TSV区104和第二TSV区105，设置于Si衬底101内且位于器件区两侧且上下贯通Si衬底101；铜互连线，设置于Si衬底101上用于串行连接第一TSV区104的第一端面、SCR管102和第二TSV区105的第二端面；铜凸点106，设置于第一TSV区104的第二端面和第二TSV区105的第二端面上。在本技术的一个实施例中，互连线包括第一互连线和第二互连线。在本技术的一个实施例中，SCR管102包括：P+控制极接触区、阴极、N+控制极接触区和阳极；其中，P+控制极接触区和阴极通过第一互连线连接第一TSV区104的第一端面，N+控制极接触区和阳极通过第二互连线连接第二TSV区105的第二端面。在本技术的一个实施例中，SCR管102、第一TSV区104的第一端面和第二TSV区105的第二端面与互连线之间均设置有钨插塞。在本技术的一个实施例中，第一TSV区104的第二端面和第二TSV区105的第二端面与铜凸点106之间设置有钨插塞。在本技术的一个实施例中，隔离区103、第一TSV区104和第二TSV区105的深度为300μm～400μm。与现有技术相比，本技术具有以下有益效果：1、本技术通过在TSV转接板上加工ESD防护器件——SCR管形成系统级封装的防静电装置，增强了层叠封装芯片的抗静电能力；2、本技术通过在TSV转接板上设置SCR管，利用转接板较高的散热能力，提高了器件工作中的大电流通过能力；3、本技术提供的TSV转接板的SCR管周围利用上下贯通的隔离区，具有较小的漏电流和寄生电容。附图说明为了更清楚地说明本技术实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。图1为本技术实施例提供的一种用于系统级封装的防静电装置结构示意图；图2为本技术实施例提供的一种用于系统级封装的防静电装置的制备方法流程示意图；图3a-图3h为本技术实施例提供的另一种TSV转接板的制备方法流程图。具体实施方式下面结合具体实施例对本技术做进一步详细的描述，但本技术的实施方式不限于此。实施例一请参见图1，图1为本技术实施例提供的一种用于系统级封装的防静电装置结构示意图，包括：Si衬底101；器件区，设置于Si衬底101内，包括纵向结构的SCR管102和隔离区103，隔离区103设置于SCR管102两侧且上下贯通Si衬底101；第一TSV区104和第二TSV区105，设置于Si衬底101内且位于器件区两侧且上下贯通Si衬底101；铜互连线，设置于Si衬底101上用于串行连接第一TSV区104的第一端面、SCR管102和第二TSV区105的第二端面；铜凸点106，设置于第一TSV区104的第二端面和第二TSV区105的第二端面上。具体地，互连线包括第一互连线和第二互连线。优选地，SCR管102包括：P+控制极接触区、阴极、N+控制极接触区和阳极；其中，P+控制极接触区和阴极通过第一互连线连接第一TSV区104的第一端面，N+控制极接触区和阳极通过第二互连线连接第二TSV区105的第二端面。优选地，SCR管102、第一TSV区104的第一端面和第二TSV区105的第二端面与互连线之间均设置有钨插塞。优选地，第一TSV区104的第二端面和第二TSV区105的第二端面与铜凸点106之间设置有钨插塞。优选地，Si衬底101的掺杂类型为N型，厚度为450μm～550μm。优选地，隔离区103、第一TSV区104和第二TSV区105的深度为300μm～400μm。进一步地，TSV转接板还包括设置于Si衬底101上表面和下表面的SiO2绝缘层。本实施例提供的TSV转接板通过在TSV转接板上设置ESD防护器件SCR管，增强了层叠封装芯片的抗静电能力，解决了三维堆叠时抗静电能力弱的芯片会影响到封装后整个系统的抗静电能力的问题；同时，本实施例提供TSV转接板在SCR管周围设置上下贯通的隔离区，具有较小的漏电流和寄生电容。实施例二请参照图2，图2为本技术实施例提供的一种用于系统级封装的防静电装置的制备方法流程示意图，本实施例在上述实施例的基础上，对本技术的TSV转接板的制备方法进行详细描述如下。具体地，包括如下步骤：S101、选取Si衬底；S102、刻蚀Si衬底分别形成TSV孔和隔离沟槽；S103、填充隔离沟槽和TSV分别形成隔离区和TSV区；S104、在Si衬底第一侧制备SCR管的P+控制极接触区和阴极；S105、在Si衬底第二侧制备SCR管的N+控制极接触区和阳极；S106、制备金属互连线和金属凸点。优选地，S102可以包括：S1021、利用光刻工艺，在Si衬底的上表面形成TSV和隔离沟槽的刻蚀图形；S1022、利用深度反应离子刻蚀(DeepReactiveIonEtching，简称DRIE)工艺，刻蚀Si衬底形成TSV和隔离沟槽；TSV和隔离沟槽的深度小于Si衬底的厚度。优选地，S103可以包括：S1031、热氧化TSV和隔离沟槽以在TSV和隔离沟槽的内壁形成氧化层；S1032、利用湿法刻蚀工艺，刻蚀氧化层以完成TS本文档来自技高网...

【技术保护点】
1.一种用于系统级封装的防静电装置，其特征在于，包括：Si衬底(101)；器件区，设置于所述Si衬底(101)内，包括纵向结构的SCR管(102)和隔离区(103)，所述隔离区(103)设置于所述SCR管(102)两侧且上下贯通所述Si衬底(101)；第一TSV区(104)和第二TSV区(105)，设置于所述Si衬底(101)内且位于所述器件区两侧，上下贯通所述Si衬底(101)；铜互连线，设置于所述Si衬底(101)上用于串行连接所述第一TSV区(104)的第一端面、所述SCR管(102)和所述第二TSV区(105)的第二端面；铜凸点(106)，设置于所述第一TSV区(104)的第二端面和所述第二TSV区(105)的第二端面上。

【技术特征摘要】
1.一种用于系统级封装的防静电装置，其特征在于，包括：Si衬底(101)；器件区，设置于所述Si衬底(101)内，包括纵向结构的SCR管(102)和隔离区(103)，所述隔离区(103)设置于所述SCR管(102)两侧且上下贯通所述Si衬底(101)；第一TSV区(104)和第二TSV区(105)，设置于所述Si衬底(101)内且位于所述器件区两侧，上下贯通所述Si衬底(101)；铜互连线，设置于所述Si衬底(101)上用于串行连接所述第一TSV区(104)的第一端面、所述SCR管(102)和所述第二TSV区(105)的第二端面；铜凸点(106)，设置于所述第一TSV区(104)的第二端面和所述第二TSV区(105)的第二端面上。2.根据权利要求1所述的防静电装置，其特征在于，所述互连线包括第一互连线和第二互连线。3.根据权利要求2所述的防静电装置，其...

【专利技术属性】
技术研发人员：张捷，
申请(专利权)人：西安科锐盛创新科技有限公司，
类型：新型
国别省市：陕西,61