固态成像元件和成像装置制造方法及图纸

本发明专利技术公开了一种成像元件，包括其中光传感像素分组成包括多个像素的像素单位的像素区域，每个列包括来自至少两个像素单位的像素。所述像素单位的每个经由对应读出线与构造成对向其输出的像素信号进行模拟数字转换的对应读出单元连接。在列方向上延伸的扫描单元被构造成通过向与行连接的扫描线施加行扫描脉冲来选择用于读出的像素。没有在行方向上延伸的用于向与列连接的线施加能够进行读出的扫描脉冲的扫描单元。由所述行扫描脉冲中的一个选择的用于读出的那些像素独立于向与列连接的线施加的任意起动脉冲被读出。

Solid state imaging elements and imaging devices

The invention discloses an imaging element comprising light sensing pixels grouped into pixel regions comprising pixel units of a plurality of pixels, each column comprising pixels from at least two pixel units. Each of the pixel units is connected via a corresponding readout line to a corresponding readout unit configured to perform analog-to-digital conversion of pixel signals output to it. The scanning unit extending in the column direction is configured to select pixels for reading by applying row scanning pulses to the scan line connected to the row. There is no scanning unit extending in the row direction for applying a scan pulse capable of readout to a line connected to a column. The pixels selected from one of the row scanning pulses are read out independently of any starting pulse applied to the line connected to the column.

【技术实现步骤摘要】
固态成像元件和成像装置本申请是申请日为2014年2月21日、专利技术名称为“固态成像元件和成像装置”的申请号为201480005997.8专利申请的分案申请。相关申请的交叉参考本申请要求于2013年2月21日提交的日本在先专利申请JP2013-032089的权益，其全部内容以引用的方式并入本文
本公开涉及一种固态成像元件和成像装置，具体涉及一种当在由多个像素形成的各像素块中设置模拟数字(AD)转换单元时优选的固态成像元件。
技术介绍
作为安装在数位相机或数码摄像机上的固态成像元件，CMOS图像传感器(以下，缩写为CIS)是已知的。另外，将CIS用于传感用的成像装置中，并且在这种用途的情况下，特别需要操作的快速性。为了使CIS的操作高速化，其中将AD转换单元(以下，缩写为ADC)设置到一个或者较少数量的像素上并且多个ADC并行操作的方法是已知的。在这种方法中，当将ADC设置在像素的同一基板内时会牺牲像素的光学特性。因此，为了不牺牲像素的光学特性，提出了一种其中像素和ADC设置在不同的基板上并且两个基板使用Cu-Cu接合通过贴合而连接的构成。另外，由于一个ADC的大小通常相当于多个像素的大小，所以在不同的基板上的多个像素相应地与一个ADC连接(例如，参照PTL1)。图1是其中像素和ADC设置在不同的基板上的CIS的概念图。即，CIS10由上基板11和下基板12构成，并且上基板11和下基板12使用Cu-Cu接合等贴合并在对应部分彼此连接。图2A和图2B示意性地示出了CIS10的上基板11和下基板12的各个电路构成。如图2A所示，配置成矩阵的多个像素21、垂直扫描单元23和水平扫描单元24设置在基板11上。多个像素21的各个根据后述的ADC31被分成4*4像素的一个像素块22。像素21利用光电转换处理产生与入射光对应的电荷，蓄积该电荷，并且在基于来自垂直扫描单元23和水平扫描单元24的控制的扫描时机将与蓄积的电荷对应的像素信号传递到下基板12的ADC31。如图2B所示，下基板12设置有分别对应上基板11的像素块22的多个ADC31、数字信号处理单元32、时机生成单元33和DAC34。各个ADC31将从属于对应像素块22的多个像素21顺次传递的模拟像素信号转换成数字信号。例如，在上基板11的左上边的像素块22与在下基板12的左上边的ADC31a对应。另外，类似地，在上基板11的右上边的像素块22与在下基板12的右上边的ADC31e对应。即，在上基板11上的像素块22和在下基板12上的ADC31的各自占用面积及其形状设定为彼此匹配。图3示出了ADC31的构成例。ADC31包括比较单元41和锁存单元42。比较单元41将从对应像素块22的各像素21顺次传递的模拟像素信号与从DAC34输入的Ramp信号进行比较，并且将其比较结果输出到锁存单元42。基于比较单元41的比较结果，当Ramp信号横切像素信号时，锁存单元42保持输入的代码值。将在锁存单元42中保持的代码值作为数字像素信号在数字信号处理单元32中读出。图4示出了构成像素块22的4*4像素的一般扫描顺序。在图中，细线的矩形表示像素21，粗线表示与一个ADC31相关的像素块22，数字表示像素的位置，箭头表示像素的扫描顺序。另外，位于X行和Y列上的像素也被描述为像素(X，Y)。例如，在其像素(0，0)位于左上的顶点处的像素块中，通过将左上的像素(0，0)设定为起始点来开始在水平右方向上扫描，顺次使待扫描的行在垂直下方向上移动，并且最后读出右下的像素(0，3)。类似地，在另一个像素块22中，同样，通过将左上的像素21设定为起始点来开始在水平右方向上扫描，顺次使待扫描的行在垂直下方向上移动，并且最后读出右下的像素21。图5示出了用于将像素块22中的扫描顺序改变到如图4所示的水平方向和垂直方向上的各像素21的构成例。像素21由光电二极管(PD)51、转移栅(Trf)52、浮动扩散(FD)53、放大晶体管(Amp)54、垂直扫描用的选择晶体管(Sel)55、水平扫描用的选择晶体管(Sel)56、复位晶体管(Rst)57、电源配线58和信号线59构成。在像素21中，将在作为光电转换元件的PD51中产生的电荷通过Trf52传递到与Amp54的栅极连接的FD53。此时，当打开由垂直扫描单元23控制的Sel55和由水平扫描单元24控制的Sel56时，Amp54将与在FD53中保持的电荷的电位对应的电压信号经由垂直信号线59输出到后段的ADC31。另外，在FD53中蓄积的电荷在当打开Rst57时丢弃到电源配线58中。[引用文献列表][专利文献][PTL1]日本未审查专利申请公开No.2009-177207
技术实现思路
[技术问题]如图5所示，例如，为了实现图4所示的扫描顺序，两个选择晶体管(Sel55，56)对于像素21是必需的，并且如图2A和图2B所示，对于整个CIS10，水平扫描单元24和垂直扫描单元23是必须的。因此，一直难以实现像素单元和CIS单元的小型化或者成本的降低。另外，例如，对于整个CIS，也可以通过省略水平扫描单元仅由垂直扫描单元构成CIS，然而，即使在这种情况下，由于在4*4像素的像素块的各行中必需四根不同的Sel配线，所以也难以实现像素单元的小型化。另外，当4*4像素的像素块22通过与一个ADC31相关而与其连接时，各像素21的垂直信号线59一次性一起放在像素块22的中央等。然而，在这种情况下，存在各像素21的配线的布局变为非对称的并且光学和电气特性由于像素的位置而变得稍微不同的问题。考虑到这种情况完成了本公开，并且以实现像素或CIS的小型化和成本的降低或者像素之间特性的均匀性的方式完了本公开。[问题的解决方案]根据本公开的一种示例性说明，一种成像元件可以包括像素区域，所述像素区域包括配置成行和列的矩阵形式并分组成包括N个像素的像素单位的多个像素。N可以大于1，每个列可以包括来自至少两个像素单位的像素，所述多个像素的每个可以被构造成感测光并将像素信号输出到多根读出线中的一根，所述多根读出线的每根与所述像素单位中对应像素单位的像素连接。所述成像元件可以包括扫描单元，所述扫描单元在列方向上延伸并被构造成通过向与对应行的像素连接的扫描线施加扫描脉冲来选择用于读出的像素。所述成像元件可以包括多个读出单元，每个读出单元与所述多根读出线中对应的读出线连接并被构造成对向其输出的像素信号进行模拟数字转换。没有在行方向上延伸并向与像素的列连接的线施加脉冲而能够进行所述的选择用于读出的像素的扫描单元。根据本公开的另一种示例性说明，一种电子设备可以包括与本公开的第一示例性说明相关的上述成像元件。根据本公开的另一种示例性说明，提供了一种图像传感器的驱动方法。所述图像传感器可以包括像素区域，所述像素区域包括配置成行和列的矩阵形式并分组成包括N个像素的像素单位的多个像素，其中N>1，每个列包括来自至少两个像素单位的像素，所述多个像素的每个被构造成感测光并将像素信号输出到多根读出线中的一根，所述多根读出线的每根与所述像素单位中对应像素单位的像素连接；每个读出单元与所述多根读出线中对应的读出线连接并被构造成对向其输出的像素信号进行模拟数字转换。所述方法可以包括通过向与对应行本文档来自技高网...

【技术保护点】
1.一种成像元件，包括：像素区域，所述像素区域包括配置成行和列的矩阵形式并分组成包括N个像素的像素单位的多个像素，其中N>1，每个列包括来自至少两个像素单位的像素，所述多个像素的每个被构造成感测光并将像素信号输出到多根读出线中的一根，所述多根读出线的每根与所述像素单位中对应像素单位的像素连接；扫描单元，所述扫描单元在列方向上延伸并被构造成通过向与对应行的像素连接的扫描线施加扫描脉冲来选择用于读出的像素；和多个读出单元，每个读出单元与所述多根读出线中对应的读出线连接并被构造成对向其输出的像素信号进行模拟数字转换，其中没有在行方向上延伸并向与像素的列连接的线施加脉冲而能够进行所述的选择用于读出的像素的扫描单元，对于所述像素单元中的每个，包含在各个所述像素单元中的所有像素在同一列，且每一所述像素单元中的相邻像素设置有共同的读出线。

【技术特征摘要】
2013.02.21 JP 2013-0320891.一种成像元件，包括：像素区域，所述像素区域包括配置成行和列的矩阵形式并分组成包括N个像素的像素单位的多个像素，其中N>1，每个列包括来自至少两个像素单位的像素，所述多个像素的每个被构造成感测光并将像素信号输出到多根读出线中的一根，所述多根读出线的每根与所述像素单位中对应像素单位的像素连接；扫描单元，所述扫描单元在列方向上延伸并被构造成通过向与对应行的像素连接的扫描线施加扫描脉冲来选择用于读出的像素；和多个读出单元，每个读出单元与所述多根读出线中对应的读出线连接并被构造成对向其输出的像素信号进行模拟数字转换，其中没有在行方向上延伸并向与像素的列连接的线施加脉冲而能够进行所述的选择用于读出的像素的扫描单元，对于所述像素单元中的每个，包含在各个所述像素单元中的所有像素在同一列，且每一所述像素单元中的相邻像素设置有共同的读出线。2.如权利要求1所述的成像元件，还包括：彼此叠置的多个基板，其中所述像素区域和所述扫描单元设置在所述多个基板中的与所述多个读出单元不同的基板上。3.如权利要求1所述的成像元件，其中，对于所述多个读出单元中的每个，其布局区域的形状与所述像素单位中的一个的布局区域的形状不同。4.如权利要求3所述的成像元件，其中，对于所述多个读出单元中的每个，其布局区域的二维面积等于所述像素单位中的一个的布局区域的二维面积。5.如权利要求1所述的成像元件，其中所述多个像素的每个包括：传感元件，所述传感元件被构造成对入射光进行光电转换，读出元件，所述读出元件被构造成接收由所述传感元件产生的电荷并当所述像素被选择用于读出时输出像素信号，传输元件，所述传输元件设置在所述传感元件和所述读出元件的输入端子之间，所述传输元件被构造成控制将在所述传感元件中产生的电荷传输到所述读出元件的输入端子的电荷传输操作，复位元件，所述复位元件设置在所述读出元件的输入端子和复位电位线之间，所述复位元件被构造成控制从所述读出元件的输入端子清除电荷的复位操作，和选择晶体管，所述选择晶体管独立于包含在各个像素内的任意其他有源电路元件来控制用于读出的各个像素的选择，所述选择晶体管的导通状态由施加到所述扫描线中的与所述选择晶体管的栅极连接的扫描线的扫描脉冲来控制。6.如权利要求1所述的成像元件，其中，所述多个像素的每个包括传感元件和读出元件，所述传感元件被构造成对入射光进行光电转换，所述读出元件被构造成接收由所述传感元件产生的电荷并当所述像素被选择用于读出时输出像素信号，和对于所述多个像素的每个：所述读出元件在当其电源端子与携带电源电位的电源线导电地连接时输出像素信号，第一开关元件设置在所述读出元件的电源端子和所述电源线之间的电流路径中，第一开关元件的导通状态由施加到所述扫描线中的与第一开关元件的控制端子连接的扫描线的扫描脉冲来控制，和没有除了第一开关元件之外的开关元件设置在所述读出元件的电源端子和所述电源线之间的电流路径中。7.如权利要求6所述的成像元件，其中，对于所述多个像素的每个，所述读出元件是构造成作为放大器的第一晶体管，第一开关元件是构造成作为开关的第二晶体管，第一晶体管的第一供电电极是所述电源端子并与第二晶体管的供电电极连接，第一晶体管的第二供电电极与所述读出线中的一根连接，并且由所述传感元件产生的电荷接收在第一晶体管的栅电极上，以及第二晶体管的栅电极是所述控制端子。8.如权利要求6所述的成像元件，其中所述多个像素的每个还包括：第二开关元件，第二开关元件设置在所述传感元件和所述读出元件的输入端子之间，第二开关元件被构造成控制将在所述开关元件中产生的电荷传输到所述读出元件的输入端子的电荷传输操作，和第三开关元件，第三开关元件设置在所述读出元件的输入端子和复位电位线之间，第三开关元件被构造成控制从所述读出元件的输入端子清除电荷的复位操作。9.如权利要求8所述的成像元件，其中所述多个像素的每个还包括设置在所述传感元件和第二复位电位线之间的第四开关元件，第四开关元件被构造成控制所述传感元件中电荷积分周期的开始。10.如权利要求8所述的成像元件，其中所述电源线、所述复位电位线和第二复位电位线是同一根线。11.如权利要求8所述的成像元件，还包括传输选择线、复位选择线和全域快门选择线，每个都与对应行的像素连接，其中对于所述多个像素的每个，第二开关元件由所述传输选择线中的一根来控制，第三开关元件由所述复位线中的一根来控制，以及第四开关元件由所述全域快门选择线中的一根来控制。12.如权利要求1所述的成像元件，其中所述多个读出单元的每个的布局区域的二维面积等于N*A，其中A是所述多个像素中的一个的布局区域的二维面积。13.一种包括权利要求1所述的成像元件的电子设备。14.如权利要求13所述的电子设备，其中所述成像元件还包括：彼此叠置的多个基板，其中所述像素区域和所述扫描单元设置在所述多个基板中的与所述多个读出单元不同的基板上。15.如权利要求1...

【专利技术属性】
技术研发人员：马渕圭司，
申请(专利权)人：索尼公司，
类型：发明
国别省市：日本,JP