摄像装置及照相机系统制造方法及图纸

减轻使用面向图像识别或深度学习的滤波器等的图像处理时的数字运算负荷。一种摄像装置，具备：像素阵列，由包括第1像素及第2像素的多个像素构成，分别具备包括第1电极、与第1电极对置的第2电极及位于第1电极与第2电极之间的光电变换层、将光变换为电荷的光电变换部，和连接在第1电极上检测电荷的检测电路；第1电压供给电路，对第1像素供给电压，以将第1像素的电荷蓄积期间的开始时的第1电极的电位设定为第1电位；第2电压供给电路，对第2像素供给电压，以将第2像素的电荷蓄积期间的开始时的第1电极的电位设定为与第1电位不同的第2电位；加法电路，将在第1像素中生成的信号与在第2像素中生成的信号相加。

Camera device and camera system

It reduces the digital operation load in image processing using filters for image recognition or depth learning. An image capturing apparatus is provided with a pixel array consisting of a plurality of pixels including the first pixel and the second pixel, respectively having a photoelectric conversion layer comprising a first electrode, a second electrode opposite the first electrode and a photoelectric conversion layer located between the first electrode and the second electrode, a photoelectric conversion unit converting light into charge, and a photoelectric conversion unit connected to the first electrode for detecting electricity. The first voltage supply circuit supplies voltage to the first pixel to set the potential of the first electrode at the beginning of the charge accumulation period of the first pixel to the first potential; the second voltage supply circuit supplies voltage to the second pixel to set the potential of the first electrode at the beginning of the charge accumulation period of the second pixel. The second potential is different from the first potential; the addition circuit adds the signal generated in the first pixel to the signal generated in the second pixel.

【技术实现步骤摘要】
摄像装置及照相机系统
本公开涉及摄像装置及具备摄像装置的照相机系统。
技术介绍
以往，已知有利用光电变换的图像传感器。例如具有光电二极管的CMOS(ComplementaryMetalOxideSemiconductor)型图像传感器被广泛地使用。CMOS型图像传感器具有低耗电的特长、能够按照每个像素进行访问的特长。在本说明书中，将“像素”也称作“单位像素单元(cell)”。在CMOS型图像传感器中，通常采用卷帘快门作为信号的读出方式。所谓卷帘快门，是按照像素阵列的每个行依次进行曝光及信号电荷的读出的方式。另外，所谓像素阵列，是二维地配置的多个像素的集合。在卷帘快门动作中，曝光的开始及结束按照像素阵列的每个行而不同。因此，有时当对高速移动的物体进行摄像时物体的像会发生畸变，或者当使用闪光灯时在图像内会发生明亮度的差。因此，要求有在像素阵列中的全像素中使曝光的开始及结束相同的所谓的全局快门功能。例如，下述的专利文献1公开了一种能够进行全局快门动作的CMOS型图像传感器。在专利文献1所记载的技术中，在多个像素的各自中，设有转送晶体管和电荷蓄积单元(例如，电容器或二极管)。在各像素内，电荷蓄积单元经由转送晶体管被连接在光电二极管上。近年，在图像识别领域中，深度学习受到关注。在深度学习中使用卷积神经网络(convolutionalneuralnetwork)。此外，如非专利文献1所示，尝试了通过对由摄像取得的图像数据进行各种各样的处理来提高识别率。这里，作为使从各像素的读出高速化的技术，如专利文献2所示，作为一例而考虑了将来自多个像素的信号相加的方法。但是，在专利文献2中，不能进行与滤波器特性对应的相乘相加(即，积和)。现有技术文献专利文献专利文献1：美国专利申请公开第2007/0013798号说明书专利文献2：日本特开2016－9872号公报非专利文献非专利文献1：ディープラーニングと画像認識、オペレーションズ·リサーチ，pp198－204，因特网(http：//www.orsj.o.jp/archive2/or60－4/or60_4_198.pdf)
技术实现思路
专利技术要解决的课题要求减轻面向图像识别及深度学习的、使用滤波器等的图像处理时的数字运算负荷。用来解决课题的手段根据本公开的非限定性的一例示性的实施方式，提供以下技术方案。一种摄像装置，具备：像素阵列，由包括第1像素及第2像素的多个像素构成，所述多个像素分别具备光电变换部和检测电路，上述光电变换部包括第1电极、与上述第1电极对置的第2电极、及位于上述第1电极和上述第2电极之间的光电变换层，并且将光变换为电荷，上述检测电路连接在上述第1电极上并且检测上述电荷；第1电压供给电路，对上述第1像素供给电压，以将上述第1像素的电荷蓄积期间的开始时的上述第1电极的电位设定为第1电位；第2电压供给电路，对上述第2像素供给电压，以将上述第2像素的电荷蓄积期间的开始时的上述第1电极的电位设定为与上述第1电位不同的第2电位；以及加法电路，将在上述第1像素中生成的信号与在上述第2像素中生成的信号相加。包含性或具体的形态也可以通过元件、设备、装置、照相机系统、集成电路、方法、计算机程序或记录有程序的计算机可读取的记录介质实现。此外，包含性或具体的形态也可以通过元件、设备、装置、照相机系统、集成电路、方法、计算机程序及记录介质的任意的组合来实现。公开的实施方式的追加性的效果及优点根据说明书及附图会变得清楚。效果及/或优点由在说明书及附图中公开的各种各样的实施方式或特征分别提供，不是为了得到它们的1个以上而需要全部。专利技术效果根据公开的一技术方案，能减轻面向图像识别及深度学习的、使用滤波器等的图像处理时的数字运算负荷。附图说明图1是表示有关本公开的实施方式的摄像装置的例示性的电路结构的示意性的图。图2是表示在卷积层中应用的滤波器的一例的图。图3是表示滤波器应用时的运算例的图。图4表示适合于应用滤波器时的水平控制线的一例。图5表示应用了滤波器和水平控制线时的读出动作的一例。图6表示应用了滤波器和水平控制线时的读出动作的一例。图7A表示考虑到滤色器时的应用滤波处理的像素排列样式的一例。图7B表示应用滤波器的像素块的一例。图7C表示应用滤波器的像素块的另一例。图8A是表示有关本公开的实施方式的摄像装置的例示性的电路结构的示意性的图。图8B示意地表示通过控制像素电极的电压实现灵敏度可变的单位像素单元的例示性的设备构造。图9表示光电变换层的灵敏度的电压依存性的一例。图10示意地表示使用具有层叠构造的光电变换层通过控制像素电极的电压来实现灵敏度可变的单位像素单元的例示性的设备构造。图11是通过控制像素电极的电压来实现灵敏度可变的单位像素单元的示意性的电路图。图12在电荷蓄积节点上连接着电容的单位像素单元的示意性的电路图。图13表示按照每个像素设定灵敏度时的电压图表。图14表示在有源矩阵结构中用来按照每个像素进行灵敏度设定用的电压写入的基本的电路图的一例。图15表示在有源矩阵结构中用来按照每个像素进行灵敏度设定用的电压写入的具体的电路图的一例。图16表示在有源矩阵结构中用来按照每个像素进行灵敏度设定用的电压写入的具体的电路图的另一例。图17表示在有源矩阵结构中对像素电极写入电压时的次序的一例。图18表示基于曝光时间的灵敏度设定方法的一例。图19表示基于曝光时间的灵敏度设定方法的其他一例。图20表示读出电路的输出侧的像素相加方法的一例。图21表示电荷蓄积节点处的像素相加方法的一例。图22表示2列间的像素相加方法的一例。图23表示中间夹着1列的2列间的像素相加方法的一例。图24表示3列间的像素相加方法的一例。图25表示照相机传感器系统。具体实施方式本公开包括在下记的项目中记载的摄像装置及摄像模块。一种摄像装置，其特征在于，具备：像素阵列，由包括第1像素及第2像素的多个像素构成，所述多个像素分别具备光电变换部和检测电路，上述光电变换部包括第1电极、与上述第1电极对置的第2电极、及位于上述第1电极和上述第2电极之间的光电变换层，并且将光变换为电荷，上述检测电路连接在上述第1电极上并且检测上述电荷；第1电压供给电路，对上述第1像素供给电压，以将上述第1像素的电荷蓄积期间的开始时的上述第1电极的电位设定为第1电位；第2电压供给电路，对上述第2像素供给电压，以将上述第2像素的电荷蓄积期间的开始时的上述第1电极的电位设定为与上述第1电位不同的第2电位；以及加法电路，将在上述第1像素中生成的信号与在上述第2像素中生成的信号相加。由此，以由具有不同灵敏度的多个像素构成的像素阵列为对象，进行至少从2个像素输出的信号的相加。在对具有不同的灵敏度的像素进行了像素相加的情况下，成为在摄像装置内进行相当于积和的运算，图像处理时的数字运算负荷被减轻。在上述结构中，也可以是，上述加法电路包括：垂直信号线，与上述第1像素及上述第2像素双方连接，将从上述第1像素输出的信号与从上述第2像素输出的信号相加并传送。由此，通过将配置在相同列的多个像素同时向相同的垂直信号线输出信号，进行像素相加。因而，通过设在摄像装置内的简单的加法电路，减轻了图像处理时的数字运算负荷。此外，在上述结构中，也可以是，上述多个像素分别具备蓄积由上述本文档来自技高网...

【技术保护点】
1.一种摄像装置，其特征在于，具备：像素阵列，由包括第1像素及第2像素的多个像素构成，所述多个像素分别具备光电变换部和检测电路，上述光电变换部包括第1电极、与上述第1电极对置的第2电极、及位于上述第1电极和上述第2电极之间的光电变换层，并且将光变换为电荷，上述检测电路连接在上述第1电极上并且检测上述电荷；第1电压供给电路，对上述第1像素供给电压，以将上述第1像素的电荷蓄积期间的开始时的上述第1电极的电位设定为第1电位；第2电压供给电路，对上述第2像素供给电压，以将上述第2像素的电荷蓄积期间的开始时的上述第1电极的电位设定为与上述第1电位不同的第2电位；以及加法电路，将在上述第1像素中生成的信号与在上述第2像素中生成的信号相加。

【技术特征摘要】
2017.02.03 JP 2017-0190341.一种摄像装置，其特征在于，具备：像素阵列，由包括第1像素及第2像素的多个像素构成，所述多个像素分别具备光电变换部和检测电路，上述光电变换部包括第1电极、与上述第1电极对置的第2电极、及位于上述第1电极和上述第2电极之间的光电变换层，并且将光变换为电荷，上述检测电路连接在上述第1电极上并且检测上述电荷；第1电压供给电路，对上述第1像素供给电压，以将上述第1像素的电荷蓄积期间的开始时的上述第1电极的电位设定为第1电位；第2电压供给电路，对上述第2像素供给电压，以将上述第2像素的电荷蓄积期间的开始时的上述第1电极的电位设定为与上述第1电位不同的第2电位；以及加法电路，将在上述第1像素中生成的信号与在上述第2像素中生成的信号相加。2.如权利要求1所述的摄像装置，其特征在于，上述加法电路包括：垂直信号线，与上述第1像素及上述第2像素双方连接，将从上述第1像素输出的信号与从上述第2像素输出的信号相加并传送。3.如权利要求1所述的摄像装置，其特征在于，上述多个像素分别具备蓄积由上述光电变换部产生的电荷的电荷蓄积部；上述加法电路包括将上述第1像素的上述电荷蓄积部连接到上述第2像素的上述电荷蓄积部的配线。4.如权利要求1所述的摄像装置，其特征在于，上述加法电路包括：与上述第1像素连接并传送从上述第1像素输出的信号的第1垂直信号线；与上述第2像素连接并传送从上述第2像素输出的信号的第2垂直信号线；和将上述第1垂直信号线连接到上述第2垂直信号线的配线。5.如权利要求1～4中任一项所述的摄像装置，其特征在于，在上述第1像素和上述第2像素中，各自的电荷蓄积期间的开始时的上述第1电极与上述第2电极的电位差不同。6.如权利要求1所述的摄像装置，其特征在于，上述像素阵列具有第1像素块，上述第1像素块具备：第1像素群，由包括上述第1像素的多个像素构成；第2像素群，包括上述第2像...

【专利技术属性】
技术研发人员：宍戸三四郎，
申请(专利权)人：松下知识产权经营株式会社，
类型：发明
国别省市：日本,JP