一种基于BCH编码的并行FIR滤波器容错方法技术

本发明专利技术公开了一种基于BCH编码的并行FIR滤波器容错方法，属于卫星通信及星上载荷处理技术领域，步骤如下：首先根据输入数据的支路数与需要纠错的支路数确定对应纠错能力的BCH码；然后通过该BCH码生成多项式得到对应生成矩阵，根据生成矩阵得到输入比特与校验比特之间的异或组合关系；将输入支路视为该BCH码的输入比特，将冗余支路视为该BCH码的校验比特；最后利用各支路间的组合约束关系实现检错和纠错目的。相比于用于并行FIR滤波器的传统三模冗余容错方法和基于汉明码的容错方法，该方法具有更低的资源开销和多支路容错能力，从而能够以更低的资源开销、更多的容错支路数获得更好的系统误码率性能。

A parallel FIR filter fault tolerance method based on BCH coding

The invention discloses a fault-tolerant method of parallel FIR filter based on BCH code, which belongs to the field of satellite communication and on-board load processing technology. The steps are as follows: firstly, BCH code with corresponding error-correcting ability is determined according to the number of branches of input data and the number of branches requiring error-correcting; secondly, corresponding generation is obtained by generating polynomial of the BCH code Matrix, according to the generating matrix, the XOR combination relation between the input bit and the check bit is obtained; the input branch is regarded as the input bit of the BCH code, and the redundant branch is regarded as the check bit of the BCH code; finally, the combination constraint relation between the branches is used to realize the purpose of error detection and correction. Compared with the traditional three mode redundancy fault tolerance method and Hamming code based fault tolerance method for parallel FIR filters, the proposed method has lower resource cost and multi branch fault tolerance, thus achieving better BER performance with lower resource overhead and more fault tolerant branches.

【技术实现步骤摘要】
一种基于BCH编码的并行FIR滤波器容错方法
本专利技术涉及卫星通信及星上载荷处理
，更具体地说，是涉及一种基于BCH编码的并行FIR滤波器容错方法。
技术介绍
使用传统的通用容错方案方法，如三模冗余(TMR)，进行故障容错时，判决逻辑模块需要对三路输出进行比较，选择两路或三路相同的结果进行输出。在并行FIR滤波器容错环境中，容错资源开销随着并行支路数量的增大而显著增大，是所需保护支路的三倍，这极大地限制了星载处理平台上的资源使用。利用余数定理对三模冗余中第三模降低精度的方法，从而降低校验支路开销，研究者们提出了较低开销的基于余数的“两模+校验”的容错方案，但是这些方法会导致“同余”问题的产生，导致校验支路无法判别故障支路，出现漏检情况，并且在并行容错中，同样会造成较大资源开销。利用纠错编码的线性关系保持特性，研究者们提出结合汉明码的并行容错方案，在保证故障覆盖率的前提下大大降低了系统整体的容错开销，但是该方法的问题在于，在并行处理模块中，只能对一条支路进行容错，极大限制了该方案的使用环境。
技术实现思路
本专利技术的目的是为了解决传统的三模冗余方案容错开销资源较大，或者结合汉明码的并行容错方案不能同时对多条支路进行容错的问题，提供一种基于BCH编码的并行FIR滤波器容错方法。为实现上述目的，本专利技术提供的技术方案如下：一种基于BCH编码的并行FIR滤波器容错方法，所述的并行容错方法包括下列步骤：S1、根据输入支路数量以及需要纠错支路数量在给定需要的纠错能力下用查找表的方式寻找到对应BCH码的生成多项式g(x)，计算出生成矩阵G(x)；S2、由生成矩阵G(x)计算出输入比特与校验比特之间的异或组合关系，将输入支路视为组合约束关系中的输入比特，将冗余支路视为组合约束关系中的校验比特；S3、在滤波器输出端检验输入支路的输出与校验支路的输出满足组合约束关系与否，找到出现故障的支路；S4、在判决逻辑中将故障支路的错误输出进行恢复，并输出正确结果。作为优选的，所述步骤S2具体包括：S21、该异或组合关系以(n,k)BCH码为例，计算输入比特与校验比特间的异或组合关系由如下运算得到：由生成多项式g(x)，可得到生成矩阵G(x)：其中G(x)为k行(n-k)列的矩阵；将G(x)线性变换为G＝[IkQ]的形式，其中Ik为单位矩阵；得出编码码组T(x)，各监督位由各信息位表示出：T(x)＝[akak-1…a0]G(x)其中[akak-1…a0]为码长是(k+1)位的输入码组；G(x)为生成矩阵。S22、将被保护的原有并行滤波器视为编码的输入比特，将校验比特看作冗余滤波器支路，得到冗余支路与输入支路之间的组合关系。作为优选的，所述步骤S3具体包括：S31、输入支路输出为输入数据与所在支路滤波器系数的计算结果，校验支路输出为各输入支路输入数据的组合与该校验支路滤波器系数的计算结果；S32、在各支路滤波器输出端通过判断输入支路的输出yk[n]与校验支路的输出zj[n]满足组合约束关系与否，根据出现错误位置所对应特定支路等式成立条件找到出现故障的支路。作为优选的，所述步骤S4具体包括：S41、在各支路滤波器输出端的判决逻辑中，故障支路的错误输出由冗余支路的输出zj[n]与其余待保护滤波器支路的输出yk[n]的组合来恢复；S42、计算错误支路所在的冗余支路组合与滤波器系数运算后的值，再计算该冗余支路组合中其余未出现错误的待保护支路通过滤波器系数后的值，两者相减得到错误支路通过滤波器系数运算后的正确输出。与现有技术相比，本专利技术的有益效果在于：1、本专利技术公开的一种基于BCH编码的并行FIR滤波器容错方法容错开销资源占用较低，以7路并行FIR滤波器纠错两支路为例，较传统三模冗余方案降低22％并行容错开销资源占用。2、本专利技术公开的一种基于BCH编码的并行FIR滤波器容错方法能在并行容错结构中同时进行多支路容错，相比于结合汉明码的并行容错方案，本专利技术的方法能够在并行容错结构中实现更高的容错能力。附图说明图1是本专利技术提出的一种基于BCH编码的并行FIR滤波器容错方法关于多支路并行容错的流程步骤图；图2是本专利技术中基于BCH编码的并行FIR滤波器容错方法在7支路并行FIR滤波器中模拟第3、5支路出错的容错仿真图，图中黑框为出现故障的第3、5支路由q[n]值被纠错为正确y[n]值；图3(a)是以7支路并行FIR滤波器为例，基于(15,7)BCH码的容错资源开销占用情况示意图；图3(b)是以7支路并行FIR滤波器为例，传统三模冗余方案的容错资源开销占用情况示意图。具体实施方式为使本专利技术的目的、技术方案及优点更加清楚、明确，以下参照附图并举实施例对本专利技术进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。实施例一本实施例设计了一种基于BCH编码的并行FIR滤波器容错方法。本专利技术中并行容错流程包括：S1、根据输入支路数量以及需要纠错支路数量在给定需要的纠错能力下用查找表的方式寻找到对应BCH码的生成多项式g(x)，计算出生成矩阵G(x)。S2、由生成矩阵G(x)计算出输入比特与校验比特之间的异或组合关系，将输入支路视为组合约束关系中的输入比特，将冗余支路视为组合约束关系中的校验比特。S21、该异或组合关系以(15,7)BCH码为例，计算输入比特与校验比特间的异或组合关系为：a14+a10+a8＝a7a14+a13+a10+a9+a8＝a6a14+a13+a12+a10+a9＝a5a13+a12+a11+a9+a8＝a4a14+a12+a11＝a3a13+a11+a10＝a2a12+a10+a9＝a1a11+a9+a8＝a0其中a14～8为输入比特，a7～0为校验比特；S22、将被保护的原有并行滤波器视为编码的输入比特，将校验比特看作冗余滤波器支路，得到冗余支路与输入支路之间的组合关系。S3、在各支路滤波器输出端检验输入支路的输出与校验支路的输出满足组合约束关系与否，找到出现故障的支路。S31、输入支路输出为输入数据与所在支路滤波器系数的计算结果，校验支路输出为各输入支路输入数据的组合与该校验支路滤波器系数的计算结果；S32、在各支路滤波器输出端通过判断输入支路的输出yk[n]与校验支路的输出zj[n]满足组合约束关系与否，根据出现错误位置所对应特定支路等式成立条件找到出现故障的支路。S4、在判决逻辑中将故障支路的错误输出进行恢复，并输出正确结果。S41、在各支路滤波器输出端的判决逻辑中，故障支路的错误输出由冗余支路的输出zj[n]与其余待保护滤波器支路的输出yk[n]的组合来恢复；S42、计算错误支路所在的冗余支路组合与滤波器系数运算后的值，再计算该冗余支路组合中其余未出现错误的待保护支路通过滤波器系数后的值，两者相减得到错误支路通过滤波器系数运算后的正确输出。实施例二本实施例结合说明书附图1、图2及图3(a)和图3(b)并以一个具体的并行FIR滤波器系统模块实施例对本专利技术提出的并行容错方法作以下详细的说明。考虑系统模型如下：7支路并行FIR滤波器中，利用(15,7)BCH码对两支路进行故障容错，对第3、5条支路滤波器系数进行修改，模拟单粒子翻转场景，对7条输入支路进行随机数据输入。根据(15,7)BCH码生成本文档来自技高网...

【技术保护点】
1.一种基于BCH编码的并行FIR滤波器容错方法，其特征在于，所述的容错方法包括下列步骤：S1、根据输入支路数量以及需要纠错支路数量在给定需要的纠错能力下用查找表的方式寻找到对应BCH码的生成多项式g(x)，计算出生成矩阵G(x)；S2、由生成矩阵G(x)计算出输入比特与校验比特之间的异或组合关系，将输入支路视为组合约束关系中的输入比特，将冗余支路视为组合约束关系中的校验比特；S3、在各支路滤波器输出端检验输入支路的输出与校验支路的输出满足组合约束关系与否，找到出现故障的支路；S4、在判决逻辑中将故障支路的错误输出进行恢复，并输出正确结果。

【技术特征摘要】
1.一种基于BCH编码的并行FIR滤波器容错方法，其特征在于，所述的容错方法包括下列步骤：S1、根据输入支路数量以及需要纠错支路数量在给定需要的纠错能力下用查找表的方式寻找到对应BCH码的生成多项式g(x)，计算出生成矩阵G(x)；S2、由生成矩阵G(x)计算出输入比特与校验比特之间的异或组合关系，将输入支路视为组合约束关系中的输入比特，将冗余支路视为组合约束关系中的校验比特；S3、在各支路滤波器输出端检验输入支路的输出与校验支路的输出满足组合约束关系与否，找到出现故障的支路；S4、在判决逻辑中将故障支路的错误输出进行恢复，并输出正确结果。2.根据权利要求1所述的一种基于BCH编码的并行FIR滤波器容错方法，其特征在于，所述的步骤S2包括：S21、采用(n,k)BCH码，计算输入比特与校验比特间的异或组合关系由如下运算得到：由生成多项式g(x)，可得到生成矩阵G(x)：其中G(x)为k行(n-k)列的矩阵；将G(x)线性变换为G＝[IkQ]的形式，其中Ik为单位矩阵；得出编码码组T(x)，各监督位由各信息位表示出：T(x)＝[akak-1…a0]G(x)；其中[akak-1…a0]为...

【专利技术属性】
技术研发人员：陈翔，贾岛，
申请(专利权)人：中山大学，
类型：发明
国别省市：广东,44