基于热退火掺杂工艺的低阻态氮化镓基器件及其制作方法技术

本发明专利技术涉及一种基于热退火掺杂工艺的低阻态氮化镓基器件及其制作方法，包括依次设置的衬底层、成核层、缓冲层，还包括势垒层；所述势垒层上设有源电极、漏电极和栅电极，所述势垒层上还设置有半导体薄膜，所述低阻态氮化镓基器件为通过热退火掺杂工艺处理过的氮化镓基器件。本发明专利技术实施例，工艺实现容易，成本较低，易实现大规模的生产。

Low resistance GaN based device based on thermal annealing doping process and its manufacturing method

The present invention relates to a low-resistivity GaN-based device based on thermal annealing doping process and its fabrication method, including a substrate layer, a nucleation layer, a buffer layer and a potential barrier layer arranged in sequence; the potential barrier layer is provided with an active electrode, a drain electrode and a gate electrode, and the potential barrier layer is also provided with a semiconductor film, the low-resistivity. GaN based devices are gallium nitride based devices that are processed by thermal annealing. The embodiment of the invention has the advantages of easy implementation, low cost, and easy implementation of large-scale production.

【技术实现步骤摘要】
基于热退火掺杂工艺的低阻态氮化镓基器件及其制作方法
本专利技术属于微电子
，具体涉及一种基于热退火掺杂工艺的低阻态氮化镓基器件及其制作方法。
技术介绍
随着科技水平的提高，现有的第一、二代半导体材料已经无法满足更高频率、更高功率电子器件的需求，而基于氮化物半导体材料的电子器件则可满足这一要求，大大提高了器件性能，使得以GaN为代表的第三代半导体材料在微波毫米波器件制造中有了广泛的应用。GaN是一种新型宽禁带化合物半导体材料，具有许多硅基半导体材料所不具备的优良特性，如宽禁带宽度，高击穿电场，以及较高的热导率，且耐腐蚀，抗辐射等。进入二十世纪90年代后，由于P型掺杂技术的突破以及成核层技术的引入，使得GaN材料得到快速的发展。GaN材料可以形成AlGaN/GaN异质结构，这种异质结构不仅在室温下能获得很高的电子迁移率，以及极高的峰值电子速度和饱和电子速度，而且可以获得比第二代化合物半导体异质结更高的二维电子气浓度。这些优势使得AlGaN/GaN高电子迁移率晶体管在微波毫米波频段的大功率、高效率、宽带宽、低噪声性能方面显著超过了GaAs基HEMT和InP基HEMT。欧姆接触是GaN器件工艺流程的关键节点，欧姆接触电阻的大小对多种器件的性能有着直接的影响，较大的源、漏接触电阻会降低器件的饱和输出电流和跨导，并增大膝点电压，最终导致器件输出功率、增益、功率附加效率的退化。额外的损耗也会是器件的沟道温度升高，影响器件的稳定性。目前国际上采用的降低GaN基器件的欧姆接触大小的方法主要是有源区域再生长，势垒层离子注入和刻蚀减薄势垒层厚度的方法，但存在以下不足：源、漏再生长的成本较高，技术难度较大，工艺时间也较长；离子注入方法成本过高，且AlGaN势垒层本身较薄，离子注入难度较大；势垒层厚度减薄会导致二维电子气的大量损耗。
技术实现思路
本专利技术的目的在于针对上述已有技术的缺点，提出一种基于热退火掺杂工艺的低阻态氮化镓基器件及其制作方法，以减少源漏接触电阻，提高器件在高频下的频率特性，获得高性能的微波功率器件。基于上述目的本专利技术提供的基于热退火掺杂工艺的低阻态氮化镓基器件，包括依次设置的衬底层、成核层、缓冲层，还包括势垒层；所述势垒层上设有源电极、漏电极和栅电极，所述势垒层上还设置有半导体薄膜，所述低阻态氮化镓基器件为通过热退火掺杂工艺处理过的氮化镓基器件。可选的，所述半导体薄膜采用Si或Ge材料，其厚度为0.01nm-2nm。同时，本专利技术还提供一种基于热退火掺杂工艺的低阻态氮化镓基器件的制作方法，包括如下步骤：在衬底基片上，利用金属氧化物化学气相沉积工艺，依次生长成核层、缓冲层、势垒层；在势垒层上光刻出源电极图形区域和漏电极图形区域，采用电子束蒸发工艺，在源电极图形区域和漏电极图形区域蒸发生长半导体薄膜，形成器件样本；并使用快速退火炉，对所述器件样本进行热退火掺杂；在所述势垒层上再次光刻出源电极图形区域和漏电极图形区域，采用电子束蒸发工艺，在源电极图形区域和漏电极图形区蒸发欧姆接触金属，在源极图形区域中形成源极，在漏极图形区域中形成漏极；采用感应耦合等离子刻蚀设备，将所述势垒层的台面刻蚀至缓冲层；在所述势垒层上光刻出栅电极图形区域，采用电子束蒸发工艺，在势垒层上蒸发栅电极金属层，去除光刻胶，完成所述低阻态氮化镓基低阻态氮化镓基器件的制作。可选的，对样本进行热退火掺杂时，退火温度为800-1200℃，退火时间为5-30min。可选的，所述在衬底基片上，利用金属氧化物化学气相沉积工艺，依次生长成核层、缓冲层、势垒层的步骤包括：在第一生长温度以及第一生长压力下，向反应室中所述衬底基片依次输送氢气、氨气、第一目标金属源，生成成核层；在第二生长温度以及第二生长压力下，向反应室中的所述成核层依次输送氢气、氨气、第二目标金属源、镓源，生成缓冲层；在第三生长温度以及第三生长压力下，向反应室中的所述缓冲层依次输送氢气、氨气、第一目标金属源、镓源，生成势垒层。可选的，所述第一目标金属为铝；所述第二目标金属为铁。可选的，所述在第一生长温度以及第一生长压力下，向反应室中所述衬底基片依次输送氢气、氨气、第一目标金属源，生成成核层的步骤包括：保持所述反应室中的第一生长温度为500-650℃，生长压力为40-100Torr，氢气流量为1000-5000sccm(标准状态毫升/分)，氨气流量为600-3000sccm，向所述反应室通入流量为4-20sccm的铝源，在所述衬底基片上生长出第一厚度的成核层；将第一生长温度升高到940-1050℃，保持生长压力为40-100Torr，氢气流量为1000-5000sccm，氨气流量为1000-3000sccm，向所述反应室通入流量为4-20sccm的铝源，使得所述成核层达到第二厚度；所述在第二生长温度以及第二生长压力下，向反应室中的所述成核层依次输送氢气、氨气、第二目标金属源、镓源，生成缓冲层的步骤包括：保持所述反应室中的第二生长温度为940-1050℃，第二生长压力为40-100Torr，氢气流量为1000-5000sccm，氨气流量为1000-3000sccm，向所述反应室同时通入流量为60-200sccm的镓源和流量为10-200sccm的铁源，在所述成核层上生长出缓冲层；所述在第三生长温度以及第三生长压力下，向反应室中的所述缓冲层依次输送氢气、氨气、第一目标金属源、镓源，生成势垒层的步骤包括：保持反应室中的第三生长温度为960-1050℃，第三生长压力为40-100Torr，氢气流量为1000-5000sccm，氨气流量为1000-3000sccm，向反应室中通入流量为60-200sccm的镓源和流量为4-50sccm的铝源，在所述缓冲层上生长出势垒层，生长厚度为1-50nm，势垒层中Al组分从5％-100％变化。可选的，所述刻蚀台面至缓冲层的步骤中，刻蚀参数如下：刻蚀气体为Cl2或BCl3，压力为2-20mT，功率为20W-150W，偏压为10V-100V，刻蚀时间为40s-100s。可选的，所述在源电极和漏电极图形区蒸发欧姆接触金属的步骤中，蒸发欧姆接触金属的依次包括Ti层、Al层、Ni层、和Au层。可选的，所述在势垒层上蒸发栅电极金属层的步骤中，蒸发栅电极依次包括Ni层、Au层和Ni层。本专利技术与现有技术相比具有如下优点：本专利技术实施例在源漏极区域中生长半导体薄膜，并通过热退火掺杂工艺处理整个器件，有效的减少了外延结构的方阻和接触电阻，提升了器件的频率特性。经过具体实验测试，利用退火掺杂工艺处理后的低阻态氮化镓基器件，方阻和接触电阻降低，其中接触电阻能够降低50％以上。同时，本专利技术实施例所提供的工艺实现容易，成本较低，易实现大规模的生产。此外，采用本专利技术实施例所制作的器件源、漏电极表面的形貌和均匀性都得到了较大的改善。附图说明图1是本专利技术实施例所提供的基于热退火掺杂工艺的低阻态氮化镓基器件的剖面结构示意图；图2是本专利技术一种实施例所提供的基于热退火掺杂工艺的低阻态氮化镓基器件的制作方法流程图。具体实施方式下面结合具体实施例对本专利技术做进一步详细的描述，但本专利技术的实施方式不限于此。参照图1，本专利技术实施例的低阻态氮化镓基器件的结构包括衬底层1、成核层2、缓冲层3、势垒层4、半导体薄膜5、源电极本文档来自技高网...

【技术保护点】
1.一种基于热退火掺杂工艺的低阻态氮化镓基器件，其特征在于，包括依次设置的衬底层、成核层、缓冲层，还包括势垒层；所述势垒层上设有源电极、漏电极和栅电极，所述势垒层上还设置有半导体薄膜，所述低阻态氮化镓基器件为通过热退火掺杂工艺处理过的氮化镓基器件。

【技术特征摘要】
1.一种基于热退火掺杂工艺的低阻态氮化镓基器件，其特征在于，包括依次设置的衬底层、成核层、缓冲层，还包括势垒层；所述势垒层上设有源电极、漏电极和栅电极，所述势垒层上还设置有半导体薄膜，所述低阻态氮化镓基器件为通过热退火掺杂工艺处理过的氮化镓基器件。2.根据权利要求1所述的基于热退火掺杂工艺的低阻态氮化镓基器件，其特征在于，所述半导体薄膜采用Si或Ge材料，其厚度为0.01nm-2nm。3.一种基于热退火掺杂工艺的低阻态氮化镓基器件的制作方法，其特征在于，包括如下步骤：在衬底基片上，利用金属氧化物化学气相沉积工艺，依次生长成核层、缓冲层、势垒层；在势垒层上光刻出源电极图形区域和漏电极图形区域，采用电子束蒸发工艺，在源电极图形区域和漏电极图形区域蒸发生长半导体薄膜，形成器件样本；并使用快速退火炉，对所述器件样本进行热退火掺杂；在所述势垒层上再次光刻出源电极图形区域和漏电极图形区域，采用电子束蒸发工艺，在源电极图形区域和漏电极图形区蒸发欧姆接触金属，在源极图形区域中形成源极，在漏极图形区域中形成漏极；采用感应耦合等离子刻蚀设备，将所述势垒层的台面刻蚀至缓冲层；在所述势垒层上光刻出栅电极图形区域，采用电子束蒸发工艺，在势垒层上蒸发栅电极金属层，去除光刻胶，完成所述低阻态氮化镓基低阻态氮化镓基器件的制作。4.根据权利要求3所述的基于热退火掺杂工艺的低阻态氮化镓基器件的制作方法，其特征在于，对样本进行热退火掺杂时，退火温度为800-1200℃，退火时间为5-30min。5.根据权利要求3所述的基于热退火掺杂工艺的低阻态氮化镓基器件的制作方法，其特征在于，所述在衬底基片上，利用金属氧化物化学气相沉积工艺，依次生长成核层、缓冲层、势垒层的步骤包括：在第一生长温度以及第一生长压力下，向反应室中所述衬底基片依次输送氢气、氨气、第一目标金属源，生成成核层；在第二生长温度以及第二生长压力下，向反应室中的所述成核层依次输送氢气、氨气、第二目标金属源、镓源，生成缓冲层；在第三生长温度以及第三生长压力下，向反应室中的所述缓冲层依次输送氢气、氨气、第一目标金属源、镓源，生成势垒层。6.根据权利要求5所述的基于热退火掺杂工艺的低阻态氮化镓基器件的制作方法，其特征在于，所述第一目标金属为铝；所述第二目标金属为铁。7.根据权利要求6所述的基于热退火掺杂工艺的低阻态氮化镓基器件的制作方法，其特征在于，所述在第一生长温度以及第一生长压力下，向反应...

【专利技术属性】
技术研发人员：马晓华，郝跃，康慨，祝杰杰，杨凌，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61