A device (100) includes a transistor formed on the substrate (302). The transistor comprises n-type drain contact layer (312), n-type drain layer (314), oxide layer (332), p-type main region (324), p-type terminal region (322), main groove (110) and terminal groove (122). The N type drain contact layer is near the bottom surface (306) of the substrate. The N type drain layer is positioned on the N type drain contact layer. The oxide layer is externally connected with the transistor region (102). The P type body region is positioned in the transistor region. The p-type terminal region extends from below the oxide layer to the edge of the transistor region, thereby forming a continuous junction with the p-type main region. The main body groove is in the transistor region and interleaved with the p-type main body region, whereas the terminal groove is outside the transistor region and interleaved with the p-type terminal region.
【技术实现步骤摘要】
在端子降低表面电场区域中具有端子沟槽的功率晶体管
技术介绍
具有高电压能力的电路具有广泛工业应用,所述工业应用包含供在汽车中使用的功率管理系统。这些电路包含以高电压范围(例如,高于100V)操作的功率晶体管(例如,高电压晶体管)且还可包含以低得多的电压范围(例如,1v到5V)操作的低电压晶体管。为保护低电压晶体管免受高电压操作影响,功率晶体管可采用一或多个隔离方案。举例来说,一个隔离方案涉及在功率晶体管周围形成隔离结构。所述隔离结构可在环绕功率晶体管的晶体管区域的外围区域中包含一或多个端子沟槽。在高电压操作期间,外围区域与晶体管区域之间的结V可经历升高的电场强度,借此导致击穿电压的减少。且在某些情形中,经减少击穿电压可导致从晶体管区域的低电平电流泄漏。
技术实现思路
本专利技术描述与制造可处置高电压操作(例如,高于500V)的半导体装置有关的系统及技术。所述半导体装置可为独立离散组件或作为集成电路的一部分而并入。所述半导体装置采用隔离方案来保护低电压晶体管免受高电压操作影响。所揭示隔离方案允许高电压晶体管以高电压范围操作同时减少晶体管区域与环绕且隔离所述晶体管区域的端子区域之间的电压应力。有利地,所揭示隔离方案提供低成本且高性能解决方案以减轻所述半导体装置的结击穿及电流泄漏。附图说明图1展示根据本专利技术的方面的晶体管装置的局部俯视图。图2A展示根据本专利技术的方面的晶体管装置的隅角区域的局部俯视图。图2B展示根据本专利技术的另一方面的晶体管装置的隅角区域的局部俯视图。图3展示根据本专利技术的方面的晶体管装置的外围区域与晶体管区域之间的结的横截面视图。图4A ...
【技术保护点】
1.一种装置,其包括:半导体衬底,其具有界定晶体管区域及侧向环绕所述晶体管区域的外围区域的顶部表面;经n掺杂层,其在所述顶部表面下方;第一沟槽,其在所述晶体管区域内,所述第一沟槽从所述顶部表面延伸且部分地穿透所述经n掺杂层;第二沟槽,其在所述外围区域内,所述第二沟槽与所述第一沟槽共同延伸;第一经p掺杂区域,其邻近于所述顶部表面且邻接所述第一沟槽;及第二经p掺杂区域,其邻近于所述顶部表面且邻接所述第一沟槽及所述第二沟槽。
【技术特征摘要】
2017.02.08 US 15/427,4891.一种装置,其包括:半导体衬底,其具有界定晶体管区域及侧向环绕所述晶体管区域的外围区域的顶部表面;经n掺杂层,其在所述顶部表面下方;第一沟槽,其在所述晶体管区域内,所述第一沟槽从所述顶部表面延伸且部分地穿透所述经n掺杂层;第二沟槽,其在所述外围区域内,所述第二沟槽与所述第一沟槽共同延伸;第一经p掺杂区域,其邻近于所述顶部表面且邻接所述第一沟槽;及第二经p掺杂区域,其邻近于所述顶部表面且邻接所述第一沟槽及所述第二沟槽。2.根据权利要求1所述的装置,其中:所述第一经p掺杂区域具有从所述顶部表面延伸的第一深度;且所述第二经p掺杂区域具有从所述顶部表面延伸且大于所述第一深度的第二深度。3.根据权利要求1所述的装置,其中:所述第一经p掺杂区域具有第一掺杂浓度;且所述第二经p掺杂区域具有低于所述第一掺杂浓度的第二掺杂浓度。4.根据权利要求1所述的装置,其中所述第二经p掺杂区域夹置在所述第一经p掺杂区域与所述第二沟槽之间。5.根据权利要求1所述的装置,其中所述第二经p掺杂区域侧向环绕所述晶体管区域。6.根据权利要求1所述的装置,其中所述第二经p掺杂区域侧向环绕所述第二沟槽。7.根据权利要求1所述的装置,其进一步包括:经n掺杂区域,其定位在所述第一经p掺杂区域内且邻接所述第一沟槽。8.根据权利要求1所述的装置,其进一步包括:经n掺杂区域,其在所述第一经p掺杂区域及所述外围区域外侧,所述经n掺杂区域定位在所述顶部表面下面且在所述经n掺杂层上面。9.根据权利要求1所述的装置,其进一步包括:氧化物层,其在所述第二沟槽上面且划定所述外围区域的边界,其中所述第一经p掺杂区域在所述边界周围终止且所述第二经p掺杂区域延伸跨越所述边界。10.根据权利要求1所述的装置,其中所述第二沟槽包含:纵向沟槽,其平行于所述第一沟槽;及横向沟槽,其垂直于所述第一沟槽,所述横向沟槽与所述纵向沟槽分开,且所述横向沟槽沿着所述外围区域的隅角与所述纵向沟槽交错。11.一种晶体管,其包括:n型漏极接触层;n型漏极层,其在所述n型漏极接触层上;氧化物层,其在所述n型漏极层上面且外接晶体管区域;p型主体区域,其在所述晶体管区域内且在所述n型漏极层的顶部部分附近;p型端子区域,其从所述氧化物层下方延伸到所述...
【专利技术属性】
技术研发人员:河原秀明,C·B·科措恩,赛特拉曼·西达尔,西蒙·约翰·莫洛伊,铃木惠,
申请(专利权)人:德州仪器公司,
类型:发明
国别省市:美国,US
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。