包括标准单元的集成电路制造技术

本发明专利技术提供一种集成电路(IC)，该IC可以包括多个标准单元。该多个标准单元中的至少一个标准单元可以包括：电源轨，配置为向所述至少一个标准单元供电，电源轨在第一方向上延伸；包括至少一个晶体管的单元区域，该至少一个晶体管配置为确定所述至少一个标准单元的功能；第一虚设区域和第二虚设区域，分别与单元区域的在第一方向上的两侧相邻；以及有源区域，跨单元区域、第一虚设区域和第二虚设区域地在第一方向上延伸。有源区域的包括在第一虚设区域或第二虚设区域中的区域电连接到电源轨。

Integrated circuits including standard cells

The invention provides an integrated circuit (IC), which can include a plurality of standard cells. The IC is composed of a plurality of standard units. At least one standard unit of the plurality of standard units may include: a power rail configured to supply power to the at least one standard unit extending in the first direction; a unit area including at least one transistor configured to determine the function of the at least one standard unit; and a first. The virtual region and the second virtual region are adjacent to the two sides of the cell region in the first direction respectively, and the active region extends in the first direction across the cell region, the first virtual region and the second virtual region. The active region includes a region in the first dummy area or a second dummy area electrically connected to the power rail.

【技术实现步骤摘要】
包括标准单元的集成电路
与示例实施方式一致的装置和方法涉及集成电路(IC)，更具体地，涉及包括标准单元的IC，该标准单元包括虚设区域。
技术介绍
IC可以基于标准单元设计。具体地，标准单元可以基于限定IC的数据来布置，并被布线以生成IC的布局。随着半导体的小型化，标准单元中的图案的尺寸和标准单元的尺寸会在制造工艺期间减小。因此，标准单元的外围结构(即，外围布局)对标准单元的影响会提高。外围布局的影响可以被称为局部布局效应(LLE)或布局依赖效应(LDE)。
技术实现思路
一个或更多个示例实施方式提供一种包括标准单元的集成电路(IC)，该标准单元包括虚设区域。更具体地，提供了考虑到局部布局效应(LLE)而在其中定位包括虚设区域的标准单元的IC。根据一示例实施方式的一方面，提供一种包括多个标准单元的IC。所述多个标准单元中的至少一个标准单元可以包括：电源轨，配置为向所述至少一个标准单元供电，该电源轨在第一方向上延伸；包括至少一个晶体管的单元区域，该至少一个晶体管配置为确定所述至少一个标准单元的功能；第一虚设区域和第二虚设区域，分别与单元区域的在第一方向上的两侧相邻；以及有源区域，跨单元区域、第一虚设区域和第二虚设区域地在第一方向上延伸。有源区域的被包括在第一虚设区域和第二虚设区域中的至少一个中的区域可以电连接到电源轨。根据一示例实施方式的一个方面，提供一种包括多个标准单元的IC。所述多个标准单元中的至少一个标准单元可以包括：包括至少一个晶体管的单元区域，该至少一个晶体管配置为确定所述至少一个标准单元的功能；第一虚设区域和第二虚设区域，分别与单元区域的在第一方向上的两侧相邻；以及有源区域，跨单元区域、第一虚设区域和第二虚设区域地在第一方向上延伸。有源区域可以包括在垂直于第一方向的第二方向上彼此间隔开并在第一方向上彼此平行地延伸的第一有源区域和第二有源区域。提供在第一虚设区域中的第一有源区域和第二有源区域中的至少一个被偏置。提供在第二虚设区域中的第一有源区域和第二有源区域中的至少一个可以被偏置。根据一示例实施方式的一方面，提供一种包括多个标准单元的IC。所述多个标准单元中的至少一个标准单元可以包括：第一电源轨和第二电源轨，每个电源轨在第一方向上延伸以向所述至少一个标准单元供电，第一电源轨和第二电源轨在垂直于第一方向的第二方向上彼此间隔开；包括至少一个晶体管的单元区域，该至少一个晶体管配置为确定所述至少一个标准单元的功能；虚设区域，与单元区域的在第一方向上的侧部相邻；以及有源区域，跨单元区域在第一方向上延伸。有源区域可以包括在第二方向上彼此间隔开并在第一方向上彼此平行地延伸的第一有源区域和第二有源区域。提供在虚设区域中的第一有源区域可以电连接到第一电源轨，提供在虚设区域中的第二有源区域可以电连接到第二电源轨。附图说明通过以下结合附图进行的详细描述，以上和/或其它方面将被更清楚地理解，附图中：图1A示出根据示例实施方式的集成电路(IC)中包括的标准单元的布局；图1B是沿着图1A的线L-L'截取的剖视图；图2是根据一示例实施方式的IC中包括的标准单元的电路图；图3A示出根据一示例实施方式的IC的布局；图3B是沿着图3A的线M-M'截取的剖视图；图4是根据一示例实施方式的IC中包括的标准单元的电路图；图5A是根据一示例实施方式的IC中包括的标准单元的虚设区域的电路图；图5B是示出施加到形成在虚设区域中的晶体管的电压的表；图6A示出根据一示例实施方式的IC中包括的标准单元的布局；图6B是沿着图6A的线M-M'截取的剖视图；图7是根据一示例实施方式的IC中包括的标准单元的电路图；图8是根据一示例实施方式的IC中包括的标准单元的电路图；图9A是根据一示例实施方式的IC中包括的标准单元的虚设区域的电路图；图9B是示出施加到形成在虚设区域中的晶体管的电压的表；图10是根据一示例实施方式的制造包括多个标准单元的IC的方法的流程图；图11是根据一示例实施方式的片上系统(SoC)的框图；以及图12是根据一示例实施方式的包括配置为存储程序的存储器的计算系统的框图。具体实施方式现在将参照附图详细参考示例实施方式。在附图中，与说明无关的部分被省略以清楚地描述示例实施方式，并且在整个说明书中相同的附图标记指代相同的元件。就此而言，当前的示例实施方式可以具有不同的形式，而不应被解释为限于这里阐述的描述。在整个说明书中，当描述某个元件“连接”到另一个元件时，应当理解，该某个元件可以“直接连接”到另一个元件或者经由在中间的另一元件“电连接”到所述另一个元件。此外，当一组件“包括”一元件时，除非有对其相反的另外的描述，否则应当理解，该组件不排除另外的元件，而是还可以包括另外的元件。如这里使用的，术语“和/或”包括一个或更多个相关所列项目的任何和所有组合。诸如“……中的至少一个”的表述，当在一列元件之后时，修饰整列元件而不修饰该列中的单个元件。在下文，参照附图详细描述本公开。图1A示出根据一示例性实施方式的集成电路(IC)中包括的标准单元100的布局，图1B是沿着图1A的线L-L'截取的剖视图。参照图1A，标准单元100可以包括单元区域CA、位于标准单元100的界面处的第一边界区域DBA1和第二边界区域DBA2、以及在第一方向X上分别与单元区域CA的两侧相邻地定位的第一虚设区域DA1和第二虚设区域DA2。标准单元100还可以包括第一有源区域112和第二有源区域114。单元区域CA可以包括可确定标准单元100的功能的至少一个晶体管。例如，当NOR逻辑门或NAND逻辑门形成在单元区域CA中时，单元区域CA可以包括两个n型晶体管(例如n型场效应晶体管(N-FET))和两个p型晶体管(例如p型场效应晶体管(P-FET))。标准单元100的特性可以取决于包括在单元区域CA中的晶体管的数量和种类以及晶体管之间的连接关系。第一边界区域DBA1和第二边界区域DBA2可以提供在标准单元100的界面处，并用作从其它相邻标准单元界定标准单元100的基础。双扩散中断可以形成在第一边界区域DBA1和第二边界区域DBA2中的每个中。第一有源区域112和第二有源区域114可以被第一边界区域DBA1和第二边界区域DBA2分割。随后将在下面参照图3A和图3B描述第一边界区域DBA1和第二边界区域DBA2。第一虚设区域DA1可以位于第一边界区域DBA1和单元区域CA之间，第二虚设区域DA2可以位于第二边界区域DBA2和单元区域CA之间。由于第一虚设区域DA1和第二虚设区域DA2的布置，从第一边界区域DBA1和第二边界区域DBA2中的每个到单元区域CA的距离可以增大。因此，单元区域CA上的LLE可以由于第一边界区域DBA1和第二边界区域DBA2而改变，并且标准单元100的性能可以被改善。此外，由于标准单元100中的由第一虚设区域DA1和第二虚设区域DA2确保的空间，可以促进在单元区域CA中包括的晶体管之间产生互连的操作。第一有源区域112和第二有源区域114可以在第一方向X上延伸并在垂直于第一方向X的第二方向Y上彼此平行地定位。第一有源区域112可以具有与第二有源区域114的导电性不同的导电性。例如，p型晶体管可以形成在第一有源区域112中，并且n型晶体管可以形成在第二有源区域本文档来自技高网...

【技术保护点】
1.一种集成电路，包括：多个标准单元，其中所述多个标准单元中的至少一个标准单元包括：电源轨，配置为向所述至少一个标准单元供应电力，所述电源轨在第一方向上延伸；包括至少一个晶体管的单元区域，所述至少一个晶体管配置为确定所述至少一个标准单元的功能；第一虚设区域和第二虚设区域，分别与所述单元区域的在所述第一方向上的两侧相邻；以及有源区域，跨所述单元区域、所述第一虚设区域和所述第二虚设区域地在所述第一方向上延伸，其中所述有源区域的一区域电连接到所述电源轨，所述有源区域的所述一区域被包括在所述第一虚设区域和所述第二虚设区域中的至少一个中。

【技术特征摘要】
2017.02.06 KR 10-2017-0015987;2017.10.27 KR 10-2011.一种集成电路，包括：多个标准单元，其中所述多个标准单元中的至少一个标准单元包括：电源轨，配置为向所述至少一个标准单元供应电力，所述电源轨在第一方向上延伸；包括至少一个晶体管的单元区域，所述至少一个晶体管配置为确定所述至少一个标准单元的功能；第一虚设区域和第二虚设区域，分别与所述单元区域的在所述第一方向上的两侧相邻；以及有源区域，跨所述单元区域、所述第一虚设区域和所述第二虚设区域地在所述第一方向上延伸，其中所述有源区域的一区域电连接到所述电源轨，所述有源区域的所述一区域被包括在所述第一虚设区域和所述第二虚设区域中的至少一个中。2.根据权利要求1所述的集成电路，其中所述电源轨包括分别被施加具有不同电平的电压的第一电源轨和第二电源轨，其中所述有源区域包括第一有源区域和第二有源区域，所述第一有源区域和所述第二有源区域在垂直于所述第一方向的第二方向上彼此间隔开并在所述第一方向上彼此平行地延伸，其中提供在所述第一虚设区域的所述第一有源区域电连接到所述第一电源轨，以及其中提供在所述第一虚设区域的所述第二有源区域电连接到所述第二电源轨。3.根据权利要求2所述的集成电路，其中所述第一虚设区域包括在所述第二方向上延伸并被浮置的栅线。4.根据权利要求1所述的集成电路，其中所述第二虚设区域包括电连接到所述电源轨的栅线。5.根据权利要求4所述的集成电路，其中所述第二虚设区域包括金属线，所述金属线提供在金属层中并在垂直于所述第一方向的第二方向上从所述电源轨延伸，并且其中包括在所述第二虚设区域中的所述栅线通过所述金属线电连接到所述电源轨。6.根据权利要求4所述的集成电路，其中包括在所述第二虚设区域中的所述栅线通过与所述第二虚设区域的所述有源区域接触的接触而电连接到所述电源轨。7.根据权利要求1所述的集成电路，其中所述至少一个标准单元还包括第一边界区域和第二边界区域，所述第一边界区域和所述第二边界区域分别与所述第一虚设区域和所述第二虚设区域相邻并且分别与所述第一虚设区域和所述第二虚设区域相比更远离所述单元区域设置，并且其中所述有源区域与所述第一边界区域和所述第二边界区域分隔。8.根据权利要求7所述的集成电路，其中所述第一边界区域和所述第二边界区域中的每个包括双扩散中断，以及其中所述单元区域包括串联连接的多个p型场效应晶体管。9.根据权利要求7所述的集成电路，其中所述第一边界区域或所述第二边界区域包括单扩散中断，以及所述单元区域包括串联连接的多个n型FET。10.一种集成电路，包括：多个标准单元，其中所述多个标准单元中的至少一个标准单元包括：包括至少一个晶体管的单元区域，所述至少一个晶体管配置为确定所述至少一个标准单元的功能；第一虚设区域和第二虚设区域，分别与所述单元区域的在第一方向上的两侧相邻；以及有源区域，跨所述单元区域、所述第一虚设区域和所述第二虚设区域在所述第一方向上延伸，其中所述有源区域包括第一有源区域和第二有源区域，所述第一有源区域和所述第二有源区域在垂直于所述第一方向的第二方向上彼此间隔开并在所述...

【专利技术属性】
技术研发人员：金仁谦，金夏永，宋泰中，郑钟勋，梁箕容，林辰永，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR