晶圆级异质集成高频系统及其制作方法技术方案

本发明专利技术涉及一种晶圆级异质集成高频系统以及制作方法，至少包括第一衬底、第二衬底、绝缘键合层、至少两个芯片；其中：所述第二衬底、绝缘键合层、至少两个芯片设置于第一衬底、第二衬底之间，包括与所述第一衬底连接的第一芯片和与所述第二衬底连接的第二芯片；所述绝缘键合层上设置有至少一个通孔，所述通孔侧壁涂覆有导电涂层；所述至少两个芯片中的一个与第一衬底连接，至少两个芯片中的另一个与第二衬底连接，且至少两个芯片通过所述通孔进行电连接；所述第一衬底和/或第二衬底上设置有晶圆间键合层对准材料；所述晶圆间键合层对准材料支撑连接所述第一衬底和所述第二衬底。本发明专利技术实施例，有效的提升系统集成度，实现小型化目标。

Wafer level heterojunction high frequency system and its making method

The present invention relates to a wafer-level heterostructure integrated high-frequency system and a fabrication method thereof, comprising at least one substrate, a second substrate, an insulating bonding layer, and at least two chips, wherein the second substrate, an insulating bonding layer, and at least two chips are arranged between the first substrate and the second substrate, including being connected to the first substrate. A first chip connected with the second substrate and a second chip connected with the second substrate are provided with at least one through hole on the insulating bonding layer, and the side wall of the through hole is coated with a conductive coating; one of the at least two chips is connected with the first substrate, the other of the at least two chips is connected with the second substrate, and at least two cores are arranged. The wafer is electrically connected through the through hole; an interwafer bonding layer alignment material is provided on the first substrate and/or the second substrate; and the interwafer bonding layer alignment material supports and connects the first substrate and the second substrate. The embodiment of the invention effectively improves the integration degree of the system and realizes the goal of miniaturization.

【技术实现步骤摘要】
晶圆级异质集成高频系统及其制作方法
本专利技术属于微电子
，具体涉及一种晶圆级异质集成高频系统及其制作方法。
技术介绍
随着半导体芯片制造技术以及电子系统的不断发展，小型化、多功能、高频和高速运行以及低成本等要求逐渐演变成未来通信系统、空间和军事系统应用、高清晰摄像机和传感器以及汽车雷达等应用的重点关注对象。化合物半导体材料具有其独有的优势，从而用化合物制造的半导体器件也同样具有其独特的性能。为了进一步提升系统的整体性能，人们根据所需器件的功能，特定的选取制造器件的最佳衬底。例如硅(Si)一直是半导体技术中的主导材料，其在电路功能、集成度、成本方面具有极大优势；第二代半导体材料砷化镓(GaAs)的高速性；磷化铟(InP)因其具有高频、高增益和高功率特点，而广泛应用于毫米波和亚毫米波频段；以及具备宽禁带、高击穿场强和高功率的第三代化合物半导体材料氮化镓(GaN)等。每种衬底制造的器件在其加工工艺步骤上都不相同，一种衬底材料无法采用不同的加工工艺进行加工，因此在单个系统中多使用具有不同衬底材料的半导体芯片，用金线键合方式组合成完整的系统。这样制造的系统面积庞大，不利于小型化发展。目前的半导体制造以及封装技术的发展已经可以将具有不同功能的半导体有源器件以及无源器件横向同层集成在单个衬底上，并应用短距互联键合等相关技术可以得到比传统印刷电路性能更高和更密集的电路。近年来运用叠层多芯片集成技术，导致电路和系统性能进一步取得提升并将工作频率扩展到接近100GHz左右。但在叠层多芯片集成技术中，因为各种器件是横向生长的，并且由于加工精度问题，会导致在各器件中间会留有几微米到十几微米的间距，增加了系统的占用面积和体积。同时，随着频率的进一步增高，多个衬底芯片间的键合线内损耗和寄生效应也变得越发严重，难以克服。因此异质集成技术被提出用来解决系统小型化和高频的问题。异质集成技术是将各种不同衬底材料的电路单元和芯片同时加工在一个衬底上，利用多层堆叠和垂直互联的方式将平面集成电路制作成三维集成电路。使传统的系统体积和面积进一步减小，实现系统小型化。同时采用异质集成技术可以有效提升信号传输性能，可靠性高，成本低等优点。随着异质集成技术的快速发展，使得人们对电磁频谱中的毫米波和亚毫米波频段加以利用的兴趣日益增长。因此为了实现系统在毫米波和亚毫米波频段的应用，采用三维异质集成技术，并结合硅集成射频技术以及磷化铟和氮化镓等高频化合物半导体材料制造的器件组成的系统，能够有效减小射频系统占用面积，并进一步提升系统的工作频率。综上所述，当前叠层多芯片都是采用互联键合的方法，将不同衬底材料的芯片横向集成到单个硅衬底上，以提高射频系统的复杂集成度，减小系统占用面积，从而提升系统整体性能，但是这些方法均存在以下不足：现有技术中，受限于目前半导体芯片制造加工精度，由于常用方法不稳定，常常导致横向集成的芯片之间会留有几微米间距，降低了系统集成度，不利于系统小型化发展。同时，随着系统整体工作频率进一步提高到毫米波和亚毫米波频段，多个衬底芯片之间的互联块和键合损耗和寄生效应变得严重，从而降低系统整体性能。三是随着工作频率的增加，单个芯片面积将会变得很小，多芯片集成中互联的几何分辨率，尺寸公差等都相应减小，对互联精准度提出很高的要求，这样会导致该方法不稳定，常常导致各芯片间的相对位置出现偏差，系统整体成品率大幅降低。
技术实现思路
本专利技术的目的在于针对上述现有技术的不足，提出一种晶圆级异质集成高频系统结构及其制作方法，以提高传统射频系统集成度，减小系统整体占用面积和体积，向小型化系统发展；减小高频情况下芯片互联和键合的损耗及寄生效应，提高系统工作频率特性。基于上述目的本专利技术提供的一种晶圆级异质集成高频系统，至少包括第一衬底、第二衬底、绝缘键合层、至少两个芯片；其中：所述第二衬底、绝缘键合层、至少两个芯片设置于第一衬底、第二衬底之间，包括与所述第一衬底连接的第一芯片和与所述第二衬底连接的第二芯片；所述绝缘键合层上设置有至少一个通孔，所述通孔侧壁涂覆有导电涂层；所述至少两个芯片中的一个与第一衬底连接，至少两个芯片中的另一个与第二衬底连接，且至少两个芯片通过所述通孔进行电连接；所述第一衬底和/或第二衬底上设置有晶圆间键合层对准材料；所述晶圆间键合层对准材料支撑连接所述第一衬底和所述第二衬底，使得第一衬底和第二衬底之间保持设定的距离。可选的，所述系统还包括金属互联；所述绝缘键合层包括设置有一个所述通孔的第一绝缘键合层和设置有至少两个所述通孔的第二绝缘键合层；所述芯片还包括与所述第二绝缘键合层连接的第三芯片；所述第一衬底和所述第二衬底为化合物半导体制作；所述通孔一端设置有导电微凸点，用于连接另一通孔的导电微凸点，使得位于不同层的通孔对准连接；所述金属互联连接第二绝缘键合层的两个通孔。可选的，所述晶圆间键合层对准材料包括设置于所述第一衬底上的第一晶圆间键合层对准材料和设置于所述第二衬底上设的第二晶圆间键合层对准材料；所述第一晶圆间键合层对准材料与第二晶圆间键合层对准材料键合或堆叠在一起。可选的，所述第一衬底和第二衬底中的至少一个包括衬底材料和外延材料；所述外延材料设置于所述衬底材料一侧。可选的，所述第一衬底为碳化硅衬底；所述第二衬底为磷化铟衬底。可选的，所述芯片为氮化镓功率放大器芯片、氮化镓移相器芯片、磷化铟低噪声放大器芯片、磷化铟功率开关芯片、滤波器等芯片、和天线阵列中的一种。可选的，所述晶圆间键合层对准材料为苯并环丁烯聚合物(BCB)。可选的，所述第一绝缘键合层材料为SiO2绝缘聚合物或Si3N4绝缘聚合物；所述第二绝缘键合层材料为SiO2绝缘聚合物、Si3N4绝缘聚合物、AlN绝缘聚合物、Al2O3绝缘聚合物、或苯并环丁烯合物。可选的，所述通孔的导电涂层为Au、Cu、或Cu-Sn金属化合物；所述金属互联的制作材料为Au、Cu金属化合物；所述导电微凸点中的金属填充物为Cu-Sn金属化合物。同时，本专利技术还提供一种晶圆级异质集成高频系统的制造方法，所述方法包括以下步骤：在绝缘键合层上开设孔、在所述孔的孔壁上涂覆导电涂层形成导电的通孔，并在所述通孔一端制造导电微凸点；在第一衬底和/或第二衬底上制作晶圆间键合层对准材料；所述第一衬底上生长有第一芯片，所述第二衬底上生长有第二芯片；所述绝缘键合层上设置有第三芯片；所述绝缘键合层包括与第一衬底或第二衬底连接的第一绝缘键合层，以及与所述第一衬底以及第二衬底分离的第二绝缘键合层；采用低温键合方式将晶圆间键合层对准材料进行对准键合，同时采用低温键合方式，将待对准的至少两个目标通孔的微凸点进行键合，使得所述目标通孔对准连接，从而使得第一芯片、第二芯片和第三芯片通过所述目标通孔以及相应的导电微凸点实现电连接。本专利技术与现有技术相比具有如下优点：本专利技术实施例中，各类功能芯片和化合物半导体器件是由其自己的优势工艺进行制造，这样保证了每个单片都具有其最佳的性能，并且最后通过晶圆级异质集成技术降低了系统制造过程中的风险，并且能够在化合物半导体与器件之间提供紧密的纵向集成；本专利技术实施例中，使用异质外延转移技术可以将例如磷化铟异质结双极晶体管(HBT，HeterojunctionBipolarTransistor)、磷化铟赝调制掺杂异质本文档来自技高网...

【技术保护点】
1.一种晶圆级异质集成高频系统，其特征在于，至少包括第一衬底、第二衬底、绝缘键合层、至少两个芯片；其中：所述第二衬底、绝缘键合层、至少两个芯片设置于第一衬底、第二衬底之间，包括与所述第一衬底连接的第一芯片和与所述第二衬底连接的第二芯片；所述绝缘键合层上设置有至少一个通孔，所述通孔侧壁涂覆有导电涂层；所述至少两个芯片中的一个与第一衬底连接，至少两个芯片中的另一个与第二衬底连接，且至少两个芯片通过所述通孔进行电连接；所述第一衬底和/或第二衬底上设置有晶圆间键合层对准材料；所述晶圆间键合层对准材料支撑连接所述第一衬底和所述第二衬底，使得第一衬底和第二衬底之间保持设定的距离。

【技术特征摘要】
1.一种晶圆级异质集成高频系统，其特征在于，至少包括第一衬底、第二衬底、绝缘键合层、至少两个芯片；其中：所述第二衬底、绝缘键合层、至少两个芯片设置于第一衬底、第二衬底之间，包括与所述第一衬底连接的第一芯片和与所述第二衬底连接的第二芯片；所述绝缘键合层上设置有至少一个通孔，所述通孔侧壁涂覆有导电涂层；所述至少两个芯片中的一个与第一衬底连接，至少两个芯片中的另一个与第二衬底连接，且至少两个芯片通过所述通孔进行电连接；所述第一衬底和/或第二衬底上设置有晶圆间键合层对准材料；所述晶圆间键合层对准材料支撑连接所述第一衬底和所述第二衬底，使得第一衬底和第二衬底之间保持设定的距离。2.根据权利要求1所述的晶圆级异质集成高频系统，其特征在于，所述系统还包括金属互联；所述绝缘键合层包括设置有一个所述通孔的第一绝缘键合层和设置有至少两个所述通孔的第二绝缘键合层；所述芯片还包括与所述第二绝缘键合层连接的第三芯片；所述第一衬底和所述第二衬底为化合物半导体制作；所述通孔一端设置有导电微凸点，用于连接另一通孔的导电微凸点，使得位于不同层的通孔对准连接；所述金属互联连接第二绝缘键合层的两个通孔。3.根据权利要求1所述的晶圆级异质集成高频系统，其特征在于，所述晶圆间键合层对准材料包括设置于所述第一衬底上的第一晶圆间键合层对准材料和设置于所述第二衬底上设的第二晶圆间键合层对准材料；所述第一晶圆间键合层对准材料与第二晶圆间键合层对准材料键合或堆叠在一起。4.根据权利要求1所述的晶圆级异质集成高频系统，其特征在于，所述第一衬底和第二衬底中的至少一个包括衬底材料和外延材料；所述外延材料设置于所述衬底材料一侧。5.根据权利要求4所述的晶圆级异质集成高频系统，其特征在于，所述...

【专利技术属性】
技术研发人员：马晓华，郝跃，易楚朋，祝杰杰，赵子越，
申请(专利权)人：西安电子科技大学，
类型：发明
国别省市：陕西,61