A package includes a device core located above the first dielectric layer and attached to the first dielectric layer, an active through hole and a pseudo through hole, and a sealing material for sealing the device core, an active through hole and a pseudo through hole. The package also includes a second dielectric layer located above and in contact with the device core, the active through hole and the pseudo through hole. The active metal cap is located above the second dielectric layer and contacts the second dielectric layer and is electrically connected to the active through hole. The active metal cap overlaps with the active through hole. The pseudo metal cap is located above the second dielectric layer and contacts the second dielectric layer. The fake metal cap overlaps with the pseudo through hole. The pseudo metal cap is divided into the first part and the second part through the gap. The redistribution line passes through the gap between the first part and the second part of the false metal cap. The embodiment of the invention relates to a routing design of a pseudo metal cap and a redistribution line.
【技术实现步骤摘要】
伪金属帽和再分布线的路由设计
本专利技术实施例涉及伪金属帽和再分布线的路由设计。
技术介绍
随着半导体技术的进步,半导体芯片/管芯变得越来越小。同时,更多功能需要集成到半导体管芯中。因此,半导体管芯需要将越来越多的I/O焊盘封装到较小的区域中,并且因此随着时间I/O焊盘的密度迅速提升。结果,半导体管芯的封装变得更加困难,这会对封装产量产生不利影响。传统的封装技术可以分为两类。在第一类中,晶圆上的管芯在它们被锯切之前封装。这种封装技术具有诸如较大的产量和较低的成本的一些有益的特征。此外,需要较少的底部填充物或模塑料。然而,这种封装技术还具有缺陷。由于管芯的尺寸正变得越来越小,并且相应的封装件仅可以是扇入型封装件,其中,每个管芯的I/O焊盘限制于直接位于相应的管芯的表面上方的区域。因为管芯的面积有限,由于I/O焊盘的间距的限制,I/O焊盘的数量受到限制。如果焊盘的间距减小,则可能发生焊料桥接。此外,在固定的焊球尺寸需求下,焊球必须具有特定的尺寸,这进而限制可以封装在管芯表面上的焊球的数量。在另一类封装中,管芯在它们被封装之前从晶圆上锯切下来。该封装技术的有益特征是形成扇出型封装件的可能性,这意味着管芯上的I/O焊盘可以再分布至比管芯更大的区域,并且因此可以增大封装在管芯的表面上的I/O焊盘的数量。该封装技术的另一有益特征是封装“已知良好管芯”,以及丢弃缺陷管芯,并且因此不会在缺陷管芯上浪费成本和精力。在扇出封装件中,将器件管芯封装在模塑料中,然后平坦化以暴露器件管芯。然后形成再分布线以连接至器件管芯。扇出封装件还可以包括穿透模塑料的贯通孔。
技术实现思路
根据本专 ...
【技术保护点】
1.一种封装件,包括:第一介电层;器件管芯,位于所述第一介电层上方并且附接至所述第一介电层;有源贯通孔和伪贯通孔;密封材料,密封所述器件管芯、所述有源贯通孔和所述伪贯通孔;第二介电层,位于所述器件管芯、所述有源贯通孔和所述伪贯通孔上方并且接触所述器件管芯、所述有源贯通孔和所述伪贯通孔;有源金属帽,位于所述第二介电层上方并且接触所述第二介电层并且电连接至所述有源贯通孔,其中,所述有源金属帽与所述有源贯通孔重叠;伪金属帽,位于所述第二介电层上方并且接触所述第二介电层,其中,所述伪金属帽与所述伪贯通孔重叠,并且通过第一间隙将所述伪金属帽分成第一部分和第二部分;以及第一再分布线,穿过所述第一间隙。
【技术特征摘要】
2017.02.07 US 15/426,7571.一种封装件,包括:第一介电层;器件管芯,位于所述第一介电层上方并且附接至所述第一介电层;有源贯通孔和伪贯通孔;密封材料,密封所述器件管芯、所述有源贯通孔和所述伪贯通孔;第二介电层,位于所述器件管芯、所述有源贯通孔和所述伪贯通孔上方并且接触所述器件管芯、所述有源贯通孔和所述伪贯通孔;有源金属帽,位于所述第二介电层上方并且接触所述第二介电层并且电连接至所述有源贯通孔,其中,所述有源金属帽与所述有源贯通孔重叠;伪金属帽,位于所述第二介电层上方并且接触所述第二介电层,其中,所述伪金属帽与所述伪贯通孔重叠,并且通过第一间隙将所述伪金属帽分成第一部分和第二部分;以及第一再分布线,穿过所述第一间隙。2.根据权利要求1所述的封装件,其中,所述伪贯通孔的所述第一部分和所述第二部分协作地形成圆形形状、六边形形状或八边形形状。3.根据权利要求1所述的封装件,其中,所述伪贯通孔的所述第一部分和所述第二部分中的至少一个是电浮置的。4.根据权利要求3所述的封装件,还包括位于所述第二介电层中的通孔,其中,所述通孔连接所述伪金属帽的所述第一部分,并且所述伪贯通孔和所述伪金属帽的所述第一部分的组合是电浮置的。5.根据权利要求3所述的封装件,还包括位于所述第二介电层中的通孔,其中,所述通孔连接所述伪金属帽的所述第...
【专利技术属性】
技术研发人员:余振华,陈宪伟,李孟灿,林宗澍,吴伟诚,邱建嘉,王景德,
申请(专利权)人:台湾积体电路制造股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。