一种半导体器件及其制造方法和电子装置制造方法及图纸

本发明专利技术提供一种半导体器件及其制造方法和电子装置，所述方法包括：提供半导体衬底，所述半导体衬底上形成有栅极沟槽；在栅极沟槽的底部形成高k介电层，其中，还包括以下步骤：在形成高k介电层之前，在含氢元素的气氛下进行第一退火，以钝化从栅极沟槽中露出的半导体衬底中的悬挂键，和/或，在形成高k介电层之后，进行第二退火，以钝化高k介电层中的氧空穴。本发明专利技术的制造方法，在形成所述高k介电层之前，在含氢元素的气氛下进行第一退火，以钝化露出的所述半导体衬底中的悬挂键，改善器件的HCI性能和NBTI，在形成所述高k介电层之后，进行第二退火处理，以钝化所述高k介电层中的氧空穴，进而改善PBTI，提高器件的性能和可靠性。

Semiconductor device and manufacturing method and electronic device thereof

The invention provides a semiconductor device, a manufacturing method and an electronic device thereof, comprising: providing a semiconductor substrate, forming a gate groove on the semiconductor substrate, forming a high-k dielectric layer at the bottom of the gate groove, including the following steps: before forming a high-k dielectric layer, an atmosphere containing hydrogen element is formed The first annealing is performed to passivate the hanging bonds in the semiconductor substrate exposed from the gate groove, and/or, after forming a high k dielectric layer, the second annealing is performed to passivate the oxygen hole in the high k dielectric layer. The manufacturing method of the present invention is to perform a first annealing in an atmosphere containing hydrogen element before forming the high k dielectric layer to passivate the hanging key in the semiconductor substrate, improve the HCI performance and NBTI of the device, and perform a second annealing process after forming the high k dielectric layer to passivate the high k dielectric layer. The oxygen hole can further improve the PBTI and improve the performance and reliability of the device.

【技术实现步骤摘要】
一种半导体器件及其制造方法和电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及其制造方法和电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于在追求高器件密度、高性能和低成本中半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。对于更小纳米技术工艺节点，例如7nm及其以下纳米技术工艺节点，PMOS器件可以使用Ge沟道，而NMOS器件可以使用III-V族化合物半导体(例如InGaAs)作为沟道，以提高载流子迁移率。由于技术节点的不断缩小，应用高k介电层可以在保持栅电容不变的情况下，增大栅极介电层薄膜的物理厚度，从而达到降低栅极介电层漏电流、提高器件可靠性的目的，另外为了改善高k介电层和衬底之间的界面特性还通常在高k介电层和衬底之间形成界面层(IL)，然而使用现有的制备工艺，形成的高k介电层中往往具有很多缺陷例如氧空穴缺陷等，该些缺陷的存在对于器件的可靠性，例如，热载流子注入效应HCI(hotcarrierinjection)、负偏压温度不稳定性(NegativeBiasTemperatureInstability，简称NBTI)，正偏压温度不稳定性(PositiveBiasTemperatureInstability，简称PBTI)等造成负面影响。因此如何进一步提高界面层和高k电介质的质量是业界内的一个研究热点。另外，NMOS器件和PMOS器件沟道材料的表面存在大量的悬挂键，该些悬挂键对于器件性能和可靠性等造成负面影响，因此如何消除悬挂键也是亟待解决的技术问题之一。鉴于上述技术问题的存在，有必要提出一种新的半导体器件的制造方法。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的
技术实现思路
部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。针对现有技术的不足，本专利技术一方面提供一种半导体器件的制造方法，所述方法包括：提供半导体衬底，所述半导体衬底上形成有栅极沟槽；在所述栅极沟槽的底部形成高k介电层，其中，还包括以下步骤：在形成所述高k介电层之前，在含氢元素的气氛下进行第一退火，以钝化从所述栅极沟槽中露出的所述半导体衬底中的悬挂键，和/或，在形成所述高k介电层之后，进行第二退火，以钝化所述高k介电层中的氧空穴。进一步，所述含氢元素的气氛包括D2、H2和HD中的至少一种。进一步，所述第一退火为高压退火，所述第一退火的压强范围为100Torr～3atm。进一步，所述第二退火为高压氟退火处理。进一步，所述高压氟退火处理的压强范围为1atm至25atm。进一步，在所述第二退火处理之后，还包括在含氮元素的气氛下对所述高k介电层进行第三退火处理的步骤。进一步，所述含氮元素的气氛包括N2、NH3中的至少一种。进一步，所述第三退火处理的温度范围为300℃～600℃。进一步，所述第三退火处理为高压退火处理，其中，所述第三退火处理的压强范围为100Torr～3atm。进一步，在形成所述高k介电层之后，还包括对所述高k介电层进行第四退火的步骤。进一步，所述高k介电层还形成在所述栅极沟槽的侧壁上。进一步，所述半导体衬底包括NMOS器件区和PMOS器件区，其中，在所述NMOS器件区中和所述PMOS器件区中均形成有所述栅极沟槽和所述高k介电层。进一步，在所述NMOS器件区内的栅极沟槽下方的沟道材料包括III-V族化合物半导体，所述PMOS器件区内的栅极沟槽下方的沟道材料包括元素半导体。进一步，所述III-V族化合物半导体包括InGaAs，所述元素半导体包括Ge。进一步，在形成所述高k介电层之前，还包括在所述栅极沟槽的底部形成界面层的步骤。进一步，在所述第二退火步骤之后，还包括以下步骤：在所述高k介电层的表面上形成覆盖层。本专利技术另一方面提供一种半导体器件，包括：半导体衬底；栅极沟槽，形成在所述半导体衬底上，其中，所述栅极沟槽底部的所述半导体衬底表面内掺杂有氢元素，以钝化从所述栅极沟槽中露出的所述半导体衬底中的悬挂键；高k介电层，形成在所述栅极沟槽的底部。进一步，所述高k介电层中掺杂有氟元素，以钝化所述高k介电层中的氧空穴。进一步，所述高k介电层中掺杂有氮元素。本专利技术再一方面提供一种电子装置，包括前述的半导体器件。根据本专利技术的制造方法，在形成所述高k介电层之前，在含氢元素的气氛下进行第一退火，以钝化露出的所述半导体衬底中的悬挂键，改善器件的HCI性能和NBTI，在形成所述高k介电层之后，进行第二退火处理，以钝化所述高k介电层中的氧空穴，进而改善PBTI，从而进一步提高器件的性能和可靠性。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A至图1E示出了本专利技术一个实施方式的半导体器件的制造方法的相关步骤所获得的器件的结构示意图；图2示出了本专利技术一个实施方式的半导体器件的制造方法的工艺流程图；图3示出了本专利技术一实施例中的电子装置的示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本专利技术的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本专利技术教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解本文档来自技高网...

【技术保护点】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，所述半导体衬底上形成有栅极沟槽；在所述栅极沟槽的底部形成高k介电层，其中，还包括以下步骤：在形成所述高k介电层之前，在含氢元素的气氛下进行第一退火，以钝化从所述栅极沟槽中露出的所述半导体衬底中的悬挂键，和/或，在形成所述高k介电层之后，进行第二退火，以钝化所述高k介电层中的氧空穴。

【技术特征摘要】
1.一种半导体器件的制造方法，其特征在于，所述方法包括：提供半导体衬底，所述半导体衬底上形成有栅极沟槽；在所述栅极沟槽的底部形成高k介电层，其中，还包括以下步骤：在形成所述高k介电层之前，在含氢元素的气氛下进行第一退火，以钝化从所述栅极沟槽中露出的所述半导体衬底中的悬挂键，和/或，在形成所述高k介电层之后，进行第二退火，以钝化所述高k介电层中的氧空穴。2.如权利要求1所述的制造方法，其特征在于，所述含氢元素的气氛包括D2、H2和HD中的至少一种。3.如权利要求1所述的制造方法，其特征在于，所述第一退火为高压退火，所述第一退火的压强范围为100Torr～3atm。4.如权利要求1所述的制造方法，其特征在于，所述第二退火为高压氟退火处理。5.如权利要求4所述的制造方法，其特征在于，所述高压氟退火处理的压强范围为1atm至25atm。6.如权利要求1所述的制造方法，其特征在于，在所述第二退火处理之后，还包括在含氮元素的气氛下对所述高k介电层进行第三退火处理的步骤。7.如权利要求6所述的制造方法，其特征在于，所述含氮元素的气氛包括N2、NH3中的至少一种。8.如权利要求6所述的制造方法，其特征在于，所述第三退火处理的温度范围为300℃～600℃。9.如权利要求6所述的制造方法，其特征在于，所述第三退火处理为高压退火处理，其中，所述第三退火处理的压强范围为100Torr～3atm。10.如权利要求1所述的制造方法，其特征在于，在形成所述高k介电层之后，还包括对所述高k介电层进行第四退火的步骤。11.如权...

【专利技术属性】
技术研发人员：李勇，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31