当前位置: 首页 > 专利查询>张帅专利>正文

屏蔽栅场效应晶体管及其制造方法(锤形)技术

技术编号:18670819 阅读:34 留言:0更新日期:2018-08-14 21:05
本发明专利技术涉及一种屏蔽栅场效应晶体管及其制造方法,属于半导体技术领域。由于该屏蔽栅场效应晶体管的制造方法中,首先通过二次刻蚀形成台阶式沟槽,在完成沟槽底部的第一次屏蔽栅掺杂多晶硅淀积后,进一步刻蚀减薄了屏蔽栅侧壁氧化层,再进行第二次屏蔽栅掺杂多晶硅淀积,因此利用该方法形成的屏蔽栅场效应晶体管的屏蔽栅底部的氧化层厚度较其它位置更厚,可以达到减弱屏蔽栅底部电场的目的,从而避免屏蔽栅底部击穿,同时利用台阶式沟槽改变了栅结构的形貌,优化了电流导通路径,提升器件耐用性,且本发明专利技术的屏蔽栅场效应晶体管的结构简单,其制造方法工艺简便,成本也相当低廉。

Shielded gate field-effect transistor and its manufacturing method (hammer shape)

The invention relates to a shield gate field-effect transistor and a manufacturing method thereof, belonging to the semiconductor technology field. In the fabrication method of the shielded gate field effect transistor, a step groove is formed by second etching. After the first shielded gate doped polysilicon deposition at the bottom of the groove is completed, the oxide layer on the side wall of the shielded gate is further etched and thinned, and then the second shielded gate doped polysilicon deposition is carried out. The oxide layer at the bottom of the shielded gate is thicker than that at other locations, which can reduce the electric field at the bottom of the shielded gate and avoid the breakdown at the bottom of the shielded gate. The shielded gate field effect transistor of the invention has simple structure, simple manufacturing method and low cost.

【技术实现步骤摘要】
屏蔽栅场效应晶体管及其制造方法(锤形)
本专利技术涉及半导体
,特别涉及场效应晶体管
,具体是指一种屏蔽栅场效应晶体管及其制造方法。
技术介绍
随着电子信息技术的迅速发展,特别是像时尚消费电子和便携式产品的快速发展,金属氧化物半导体场效应晶体管(MOSFET)等功率器件的需求量越来越大,MOSFET主要分为横向和纵向两种,横向MOSFET的明显优势是其较好的集成性,可以更容易集成到现有技术的工艺平台上,但由于其耐压的漂移区在表面展开,显示出了其最大的不足,占用的面积较大,面积代表成本,耐压越高的器件,劣势越明显,而纵向MOSFET很好的避免了这一问题,因此,超高压的分立器件仍然以纵向为主。图1为传统的沟槽型纵向场效应晶体管。为了满足高频应用,对电容的要求越来越高,带有屏蔽栅结构的沟槽型场效应晶体管得到了广泛的应用,基本结构如图2所示。随着电压应用的增大,这种结构的弱点就会越来越明显,如图3所示,屏蔽栅底部为器件电场最强的位置,容易被击穿。因此,如何降低屏蔽栅底部电场,防止其被击穿,成为本领域亟待解决的问题。
技术实现思路
本专利技术的目的是克服了上述现有技术中的缺点,提供一种通过优化屏蔽栅底部的氧化层的厚度实现减弱屏蔽栅底部电场的目的,从而避免屏蔽栅底部击穿,同时调整器件栅结构的形貌,优化电流导通路径,提升器件耐用性,且结构简单,生产工艺简便,成本低廉的屏蔽栅场效应晶体管及其制造方法。为了实现上述的目的,本专利技术的屏蔽栅场效应晶体管的制造方法包括以下步骤:(1)在作为漏极的N+衬底上利用外延生长工艺产生N-区;(2)在所述的N-区上设置掩模版进行第一次刻蚀形成位于该N-区内的沟槽;(3)在所述沟槽内壁上设置掩模版进行第二次刻蚀加深所述的沟槽,形成台阶式沟槽;(4)去除所述的掩模版,氧化修复所述沟槽的缺陷,并在器件表面淀积屏蔽栅氧化层;(5)在所述沟槽底部进行屏蔽栅掺杂多晶硅淀积并回刻;(6)刻蚀位于所述沟槽底部上方屏蔽栅侧壁的氧化层,减薄屏蔽栅侧壁氧化层;(7)在所述沟槽内进行屏蔽栅第二次掺杂多晶硅淀积并回刻;(8)对所述的屏蔽栅顶部进行多晶硅氧化;(9)在所述的沟槽内淀积氧化层,回刻;(10)在所述的N-区顶部进行P-body区注入和退火,形成P-body区;(11)进行器件栅刻蚀、栅氧化、多晶硅淀积并刻蚀,形成位于所述沟槽顶部的栅极;(12)在所述的P-body区顶部沿所述的沟道进行N+注入;(13)利用后段工艺在器件顶部形成源极。该屏蔽栅场效应晶体管的制造方法中,所述的掩模版为氮化硅。该屏蔽栅场效应晶体管的制造方法中,所述的步骤(6)具体为,湿法刻蚀位于所述沟槽底部上方屏蔽栅侧壁的氧化层,减薄屏蔽栅侧壁氧化层。该屏蔽栅场效应晶体管的制造方法中,所述的步骤(13)具体为,利用后段工艺,设置层间介质层,P+注入及金属连线在器件顶部形成源极。本专利技术还提供一种利用上述制造方法制成的屏蔽栅场效应晶体管,其位于所述沟槽底部的屏蔽栅氧化层的厚度为0.7至1.7μm。采用了该专利技术屏蔽栅场效应晶体管及其制造方法,由于其首先通过二次刻蚀形成台阶式沟槽,在完成沟槽底部的第一次屏蔽栅掺杂多晶硅淀积后,进一步刻蚀减薄了屏蔽栅侧壁氧化层,再进行第二次屏蔽栅掺杂多晶硅淀积,因此其屏蔽栅底部的氧化层的厚度较其它位置更厚,达到减弱屏蔽栅底部电场的目的,从而避免屏蔽栅底部击穿,同时利用台阶式沟槽改变了栅结构的形貌,优化了电流导通路径,提升器件耐用性,且本专利技术的屏蔽栅场效应晶体管的结构简单,其制造方法工艺简便,成本也相当低廉。附图说明图1为传统沟槽型纵向场效应晶体管结构示意图。图2为现有技术中的带有屏蔽栅结构的沟槽型场效应晶体管结构示意图。图3为现有技术中的带有屏蔽栅结构的沟槽型场效应晶体管屏蔽栅底部击穿点示意图。图4为本专利技术的屏蔽栅场效应晶体管及其制造方法的流程示意图。图5为本专利技术的屏蔽栅场效应晶体管及其制造方法中EPI生长工艺示意图。图6为本专利技术的屏蔽栅场效应晶体管及其制造方法中第一次沟槽刻蚀示意图。图7为本专利技术的屏蔽栅场效应晶体管及其制造方法中第二次沟槽刻蚀示意图。图8为本专利技术的屏蔽栅场效应晶体管及其制造方法中淀积屏蔽栅氧化层示意图。图9为本专利技术的屏蔽栅场效应晶体管及其制造方法中第一次多晶硅淀积示意图。图10为本专利技术的屏蔽栅场效应晶体管及其制造方法中减薄屏蔽栅侧壁氧化层示意图。图11为本专利技术的屏蔽栅场效应晶体管及其制造方法中第二次多晶硅淀积示意图。图12为本专利技术的屏蔽栅场效应晶体管及其制造方法中屏蔽栅多晶硅氧化示意图。图13为本专利技术的屏蔽栅场效应晶体管及其制造方法中淀积氧化层、去除掩模版示意图。图14为本专利技术的屏蔽栅场效应晶体管及其制造方法中P-body区注入和退火示意图。图15为本专利技术的屏蔽栅场效应晶体管及其制造方法中进行器件栅刻蚀、栅氧化、多晶硅淀积并刻蚀示意图。图16为本专利技术的屏蔽栅场效应晶体管及其制造方法中进行N+注入示意图。图17为本专利技术的屏蔽栅场效应晶体管的结构示意图。图18为本专利技术的屏蔽栅场效应晶体管与传统屏蔽栅场效应晶体管的底部电场分布对比示意图。图19为本专利技术的屏蔽栅场效应晶体管JFET区电流路径示意图。具体实施方式为了能够更清楚地理解本专利技术的
技术实现思路
,特举以下实施例详细说明。请参阅图4所示,为本专利技术的屏蔽栅场效应晶体管及其制造方法的流程示意图。在一种实施方式中,该屏蔽栅场效应晶体管的制造方法,包括以下步骤:(1)如图5所示,在作为漏极的N+衬底上利用外延生长工艺产生N-区;(2)如图6所示,在所述的N-区上设置氮化硅掩模版进行第一次刻蚀形成位于该N-区内的沟槽;(3)如图7所示,在所述沟槽内壁上设置掩模版进行第二次刻蚀加深所述的沟槽,形成台阶式沟槽;(4)如图8所示,去除所述的掩模版,氧化修复所述沟槽的缺陷,并在器件表面淀积屏蔽栅氧化层;(5)如图9所示,在所述沟槽底部进行屏蔽栅掺杂多晶硅淀积并回刻;(6)如图10所示,刻蚀位于所述沟槽底部上方屏蔽栅侧壁的氧化层,减薄屏蔽栅侧壁氧化层;(7)如图11所示,在所述沟槽内进行屏蔽栅第二次掺杂多晶硅淀积并回刻;(8)如图12所示,对所述的屏蔽栅顶部进行多晶硅氧化;(9)如图13所示,在所述的沟槽内淀积氧化层,回刻;(10)如图14所示,在所述的N-区顶部进行P-body区注入和退火,形成P-body区;(11)如图15所示,进行器件栅刻蚀、栅氧化、多晶硅淀积并刻蚀,形成位于所述沟槽顶部的栅极;(12)如图16所示,在所述的P-body区顶部沿所述的沟道进行N+注入;(13)如图17所示,利用后段工艺在器件顶部形成源极。在优选的实施方式中,所述的步骤(6)具体为,湿法刻蚀位于所述沟槽底部上方屏蔽栅侧壁的氧化层,减薄屏蔽栅侧壁氧化层。所述的步骤(13)具体为,利用后段工艺,设置层间介质层,P+注入及金属连线在器件顶部形成源极。本专利技术还提供一种利用上述制造方法制成的屏蔽栅场效应晶体管,其结构如图17所示。在优选的实施方式中,位于所述沟槽底部的屏蔽栅氧化层的厚度为0.7至1.7μm。在本专利技术的应用中,屏蔽栅底部的氧化层的厚度可根据不同的应用而有所不同。本专利技术可以涵盖20V~250V的广泛应用范围,以100V应用为例,传统技术屏蔽栅底部的氧化层的厚度大概在0.5本文档来自技高网
...

【技术保护点】
1.一种屏蔽栅场效应晶体管的制造方法,其特征在于,该方法包括以下步骤:(1)在作为漏极的N+衬底上利用外延生长工艺产生N‑区;(2)在所述的N‑区上设置掩模版进行第一次刻蚀形成位于该N‑区内的沟槽;(3)在所述沟槽内壁上设置掩模版进行第二次刻蚀加深所述的沟槽,形成台阶式沟槽;(4)去除所述的掩模版,氧化修复所述沟槽的缺陷,并在器件表面淀积屏蔽栅氧化层;(5)在所述沟槽底部进行屏蔽栅掺杂多晶硅淀积并回刻;(6)刻蚀位于所述沟槽底部上方屏蔽栅侧壁的氧化层,减薄屏蔽栅侧壁氧化层;(7)在所述沟槽内进行屏蔽栅第二次掺杂多晶硅淀积并回刻;(8)对所述的屏蔽栅顶部进行多晶硅氧化;(9)在所述的沟槽内淀积氧化层,回刻;(10)在所述的N‑区顶部进行P‑body区注入和退火,形成P‑body区;(11)进行器件栅刻蚀、栅氧化、多晶硅淀积并刻蚀,形成位于所述沟槽顶部的栅极;(12)在所述的P‑body区顶部沿所述的沟道进行N+注入;(13)利用后段工艺在器件顶部形成源极。

【技术特征摘要】
1.一种屏蔽栅场效应晶体管的制造方法,其特征在于,该方法包括以下步骤:(1)在作为漏极的N+衬底上利用外延生长工艺产生N-区;(2)在所述的N-区上设置掩模版进行第一次刻蚀形成位于该N-区内的沟槽;(3)在所述沟槽内壁上设置掩模版进行第二次刻蚀加深所述的沟槽,形成台阶式沟槽;(4)去除所述的掩模版,氧化修复所述沟槽的缺陷,并在器件表面淀积屏蔽栅氧化层;(5)在所述沟槽底部进行屏蔽栅掺杂多晶硅淀积并回刻;(6)刻蚀位于所述沟槽底部上方屏蔽栅侧壁的氧化层,减薄屏蔽栅侧壁氧化层;(7)在所述沟槽内进行屏蔽栅第二次掺杂多晶硅淀积并回刻;(8)对所述的屏蔽栅顶部进行多晶硅氧化;(9)在所述的沟槽内淀积氧化层,回刻;(10)在所述的N-区顶部进行P-body区注入和退火,形成P-body区;(11)进行器件栅刻蚀、栅氧化、多晶硅淀...

【专利技术属性】
技术研发人员:张帅黄昕
申请(专利权)人:张帅黄昕
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1