存储器自动修复电路制造技术

存储器自动修复电路包括一解码电路，一锁存致能电路以及一第一锁存电路。该解码电路用以比较一第一输入地址和多个不良地址，藉以产生一控制信号。该锁存致能电路用以至少根据该控制信号以选择性地产生一第一致能信号。该第一锁存电路用以接收该第一输入地址，且在接收该第一致能信号后存储该第一输入地址。当该控制信号指示该第一输入地址和该等不良地址的其中一个相同时，该锁存致能电路阻止该致能信号传送到该第一锁存电路。

Memory auto repair circuit

The memory automatic repairing circuit includes a decoding circuit, a latching energy-producing circuit and a first latching circuit. The decoding circuit is used to compare a first input address with a plurality of bad addresses to generate a control signal. The latch energy circuit is used to selectively generate a first energy signal at least according to the control signal. The first latch circuit receives the first input address and stores the first input address after receiving the first ergonomic signal. When the control signal indicates that the first input address is the same as one of the bad addresses, the latch energetic circuit prevents the energetic signal from being transmitted to the first latch circuit.

【技术实现步骤摘要】
存储器自动修复电路
本专利技术涉及一种存储器自动修复电路。
技术介绍
存储器元件的测试通常有两阶段：裸晶测试(ChipProbing，CP)和最终测试(FinalTest，FT)。前者是针对芯片上的晶粒以针测方式进行检测，而后者是针对封装后的成品，再进行一次电性测试。在测试过程中，当发现对应到一输入地址的字线有缺陷时，通常会选取一冗余字线来替换有缺陷的字线。当对应到一特定地址的一字线被发现有缺陷时，有可能在两个不同测试阶段中有两条冗余字线对应到该特定地址，此时会出现重复选择的问题。在最终测试阶段时，也有可能出现重复选择的问题。因此，有必要提出一电路以使一特定地址仅会存取一正常字线或一冗余字线。
技术实现思路
根据本专利技术一实施例的一种存储器自动修复电路，包括一解码电路，一锁存致能电路以及一第一锁存电路。该解码电路用以比较一第一输入地址和多个不良地址，藉以产生一控制信号。该锁存致能电路用以至少根据该控制信号以选择性地产生一第一致能信号。该第一锁存电路用以接收该第一输入地址，且在接收该第一致能信号后存储该第一输入地址。当该控制信号指示该第一输入地址和该等不良地址的其中一个相同时，该锁存致能电路阻止该致能信号传送到该第一锁存电路。附图说明图1显示结合本专利技术第一实施例的存储器自动修复电路的方块示意图。图2显示结合本专利技术第二实施例的存储器自动修复电路的方块示意图。图3显示结合本专利技术第三实施例的存储器自动修复电路的方块示意图。图4显示结合本专利技术第四实施例的存储器自动修复电路的方块示意图。【符号说明】100存储器自动修复电路101解码电路102检查电路103锁存致能电路104锁存电路105E型熔丝电路200存储器自动修复电路201解码电路202检查电路203锁存致能电路204_1，204_2锁存电路205_1，205_2E型熔丝电路206比较电路300存储器自动修复电路301解码电路302检查电路303锁存致能电路304_1，304_2锁存电路305_1，305_2E型熔丝电路306比较电路400存储器自动修复电路401解码电路402检查电路403锁存致能电路404_1，404_2锁存电路405_1，405_2E型熔丝电路406比较电路具体实施方式在说明书及所附的权利要求书当中使用了某些词汇来指称特定的元件。本领域技术人员应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书及所附的权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及所附的权利要求书当中所提及的“包含”为一开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。图1显示结合本专利技术第一实施例的存储器自动修复电路的方块示意图。参考图1，该存储器自动修复电路100包含一解码电路101、一检查电路102、一锁存致能电路103、一锁存电路104和一E型熔丝电路105。该解码电路101用以接收一输入地址(例如图1的输入地址A1)，并且根据该输入地址A1是否相同于多个个不良地址FAm～FAn的其中一个来进行解码。当该输入地址A1相同于该等不良地址FAm～FAn的其中一个时，该解码电路101会选取先前分派给该不良地址的一冗余字线，而不是一正常字线。该等不良地址FAm～FAn通常存储于多个E型熔丝电路中。为了简洁之故，本实施例中仅绘示一E型熔丝电路105。参照图1，当该输入地址A1相同于该等不良地址FAm～FAn的其中一个时，该解码电路101产生一控制信号CS。该检查电路102接收并检查该输入地址A1以决定该输入地址A1是否对应于一具有缺陷的字线。该检查电路102产生一检查结果IR至该锁存致能电路103。在本实施例中，该检查电路102位于该存储器自动修复电路100中。然而在其他实施例中，该检查电路102位于该存储器自动修复电路100外部。该检查电路102可以为硬件、软件或固件等各种型式。该锁存致能电路103用以根据该控制信号CS和该检查结果IR以选择性地产生一致能信号EN1。当该控制信号CS产生时，代表该输入地址A1相同于该等不良地址FAm～FAn的其中一个，该锁存致能电路103阻止该致能信号EN1传送至该锁存电路104。当该检查结果IR产生时，代表该输入地址A1并不对应到一具有缺陷的字线，该锁存致能电路103阻止该致能信号EN1传送至该锁存电路104。在其他状况中，该致能信号EN1会由该锁存致能电路103传送至该锁存电路104。该锁存电路104用以接收该输入地址A1，并在接收该致能信号EN1后将该输入地址A1存储至该E型熔丝电路105以作为一不良地址FA1。当该不良地址FA1由该E型熔丝电路105存储后，该解码电路101在接收该输入地址A1后会比较该输入地址A1和该缺陷地址FA1。由于两者相同，该解码电路101会选取该缺陷地址FA1所对应的一冗余字线RWL1开启。进一步说明，该存储器自动修复电路100在运作时会有三种状况。在第一个状况中，当该输入地址A1不同于该等不良地址FAm～FAn的其中一个，且该检查结果IR指示该输入地址A1并未对应于一具有缺陷的字线时，该锁存致能电路103会阻止该致能信号EN1传送至该锁存电路104。因此，该锁存电路104不会存储该输入地址A1以作为一不良地址。该解码电路101对该输入地址A1进行解码后会存取对应于该输入地址A1的一正常字线WL1。在第二个状况中，当该输入地址A1相同于该等不良地址FAm～FAn的其中一个时，该控制信号CS会产生至该锁存致能电路103，使得该致能信号EN1不会传送至该锁存电路104。因此，该锁存电路104不会存储该输入地址A1。该解码电路101在接收该输入地址A1进行解码后，将会选取先前分派给该不良地址的一冗余字线。在第三个状况中，当该输入地址A1不同于该等不良地址FAm～FAn的其中一个时，且该检查结果IR指示该输入地址A1对应到一具有缺陷的字线时，该锁存致能电路103产生该致能信号EN1至该锁存电路104。因此，该锁存电路104将该输入地址A1存储至该E型熔丝电路105以作为不良地址FA1。该解码电路101在接收该输入地址A1后会选取该不良地址FA1所对应的冗余字线RWL1开启。图2显示结合本专利技术第二实施例的存储器自动修复电路200的方块示意图。参考图2，该存储器自动修复电路200包含一解码电路201、一检查电路202、一锁存致能电路203、两锁存电路204_1和204_2、两E型熔丝电路205_1和205_2以及一比较电路206。在本实施例中，输入地址A1已经根据致能信号EN1存储于该锁存电路204_1中，因此该缺陷地址FA1由该E型熔丝电路205_1存储。该解码电路201用以接收一输入地址(例如图2的输入地址A2)，并且根据该输入地址A2是否相同于多个不良地址FAm～FAn的其中一个来进行解码。当该输入地址A2相同于该等不良地址FAm～FAn的其中一个时，该解码电路201会选取先前分派给该不良地址的一冗余字线。此外，当该输入地址A2相同于该等不良地址FAm～F本文档来自技高网...

【技术保护点】
1.一种存储器自动修复电路，包括：解码电路，用以比较第一输入地址和多个不良地址，藉以产生控制信号；锁存致能电路，用以至少根据该控制信号以选择性地产生第一致能信号；以及第一锁存电路，用以接收该第一输入地址，且在接收该第一致能信号后存储该第一输入地址；其中，当该控制信号指示该第一输入地址和所述不良地址的其中一个相同时，该锁存致能电路阻止该致能信号传送到该第一锁存电路。

【技术特征摘要】
1.一种存储器自动修复电路，包括：解码电路，用以比较第一输入地址和多个不良地址，藉以产生控制信号；锁存致能电路，用以至少根据该控制信号以选择性地产生第一致能信号；以及第一锁存电路，用以接收该第一输入地址，且在接收该第一致能信号后存储该第一输入地址；其中，当该控制信号指示该第一输入地址和所述不良地址的其中一个相同时，该锁存致能电路阻止该致能信号传送到该第一锁存电路。2.根据权利要求1所述的存储器自动修复电路，还包括：比较电路，用以比较该第一输入地址和第二输入地址，藉以产生比较信号至该锁存致能电路；其中，当该比较信号指示该第一输入地址和该第二输入地址不相同时，该锁存致能电路产生第二致能信号。3.根据权利要求2所述的存储器自动修复电路，还包括：第二锁存电路，用以在该第一输入地址由该第一锁存电路存储后接收该第二输入地址，且在该第二致能信号由该第二锁存电路接收后存储该第二输入地址。4.根据权利要求3所述的存储器自动修复电路，还包括：第一E型熔丝电路，其中当该第一致能信号由该第一锁存电路接收后，该第一锁存电路存储该第一输入地址并传送至该第一E型熔丝电路以作为第一不良地址；以及第二E型熔丝电路，其中当该第二致能信号由该第二锁存电路接收后，该第二锁存电路存储该第二输入地址并传送至该第二E型熔丝电路以作为第二不良地址。5.根据权利要求4所述的存储器自动修复电路，其中当该第一E型熔丝电路存储该第一输入地址以作为该第一...

【专利技术属性】
技术研发人员：姚泽华，陈懿范，
申请(专利权)人：晶豪科技股份有限公司，
类型：发明
国别省市：中国台湾,71