具有HKMG的NMOS和PMOS的集成制造方法技术

本发明专利技术公开了一种具有HKMG的NMOS和PMOS的集成制造方法，包括步骤：采用伪多晶硅栅的工艺方法完成金属栅之前的工艺；去除伪多晶硅栅形成金属栅对应的沟槽；形成PMOS的第一功函数层；去除NMOS的形成区域的第一功函数层；形成将各沟槽完全填充并延伸到各沟槽外的第一材料层；将PMOS的形成区域的沟槽的顶部打开并进行刻蚀将打开区域的第一材料层刻蚀到低于沟槽的顶部的位置；以第一材料层为掩膜将打开区域的暴露的第一功函数层去除并在PMOS的形成区域的沟槽中形成喇叭口结构；去除第一材料层；形成NMOS的第二功函数层；形成铝层；进行化学机械研磨工艺。本发明专利技术能降低金属栅填充的缺陷，提高器件的可靠性。

Integrated manufacturing method of NMOS and PMOS with HKMG

The invention discloses an integrated manufacturing method of NMOS and PMOS with HKMG, which comprises the following steps: completing the process before the metal gate by adopting the process method of pseudo-polysilicon gate; removing the pseudo-polysilicon gate to form the corresponding groove of the metal gate; forming the first power function layer of the PMOS; removing the first power function layer of the formation region of the NMOS; and forming the first power function layer of the metal gate; The grooves are fully filled and extended to the first material layer outside the grooves; the top of the grooves in the forming area of the PMOS is opened and etched to etch the first material layer of the open area below the top of the groove; the first work function layer exposed to the open area is removed with the first material layer as a mask and the shape of the PMOS is etched. Horn structure is formed in the groove formed in the region; the first material layer is removed; the second function layer of NMOS is formed; the aluminum layer is formed; and the chemical mechanical grinding process is carried out. The invention can reduce the defect of metal gate filling and improve the reliability of the device.

【技术实现步骤摘要】
具有HKMG的NMOS和PMOS的集成制造方法
本专利技术涉及一种半导体集成电路制造方法，特别涉及一种具有高介电常数金属栅极(HKMG)的NMOS和PMOS的集成制造方法。
技术介绍
HKMG工艺中需要同时形成高介电常数(HK)的栅介质层以及形成金属栅，在现有HKMG工艺通常会采用到后金属栅极工艺，后金属栅极工艺中，通常需要采用虚拟多晶硅栅即伪多晶硅栅，利用伪多晶硅栅来形成器件的栅介质层，沟道区，和源漏区，之后再进行金属栅的置换，即将伪多晶硅栅去除，再用金属填充伪多晶硅栅去除的区域形成金属栅。现有后金属栅极工艺中，通常在虚拟多晶硅栅极去除后，会先沉积一层TiN作为PMOS的功函数金属层，然后通过一次光刻和刻蚀工艺去除掉NMOS区域的TiN层。接下来是NMOS的功函数金属层TiAl的沉积，最后是金属栅极填充，金属栅的材料通常为Al，之后进行化学机械研磨(CMP)。随着集成电路的关键尺寸不断缩小，在22nm以下技术节点时，后金属栅极工艺中的金属填充越来越困难。高深宽比带来金属填充的空洞，从而导致高阻、可靠性等问题。在主流的22纳米集成电路工艺中，金属栅极的填充问题有一下两种解决方案：第一种、金属铝填充工艺参数的优化，比如AL回流温度的提高，但是同时会对器件Vt有负面的影响。第二种、湿润层材料从钛-铝改变成钴-铝，可以改善金属AL的填充能力，也不会带来对器件的影响。但是材料的改变带来电势的变化，后续的化学机械研磨工艺会容易产生电化学反应缺陷。
技术实现思路
本专利技术所要解决的技术问题是提供一种具有HKMG的NMOS和PMOS的集成制造方法，能降低金属栅填充的缺陷，提高器件的可靠性。为解决上述技术问题，本专利技术提供的具有HKMG的NMOS和PMOS的集成制造方法包括如下步骤：步骤一、采用伪多晶硅栅的工艺方法在半导体衬底上完成金属栅之前的工艺。步骤二、去除所述伪多晶硅栅并在去除了所述伪多晶硅栅的区域形成沟槽，所述沟槽为金属栅的填充区域。步骤三、在所述半导体衬底的正面形成PMOS的第一功函数层，所述第一功函数覆盖在各所述沟槽的侧面和底部表面并延伸到所述沟槽外。步骤四、去除NMOS的形成区域的所述第一功函数层。步骤五、在所述半导体衬底的正面形成第一材料层，所述第一材料层将各所述沟槽完全填充并延伸到各所述沟槽外。步骤六、采用光刻工艺将所述PMOS的形成区域的所述沟槽的顶部打开，并将打开区域位于所述沟槽外的所述第一材料层全部去除以及将所述沟槽区域的所述第一材料层刻蚀到低于所述沟槽的顶部的位置。步骤七、以所述第一材料层为掩膜将打开区域的暴露的所述第一功函数层去除，使所述PMOS的形成区域的所述沟槽中所述第一功函数层的顶部低于所述沟槽的顶部并使所述沟槽的内部空间为上宽下窄的喇叭口结构。步骤八、去除所述第一材料层。步骤九、在所述半导体衬底的正面形成NMOS的第二功函数层，所述第二功函数层覆盖在各所述沟槽的侧面和底部表面并延伸到所述沟槽外。步骤十、在所述半导体衬底的正面形成铝层，所述铝层将各所述沟槽完全填充并延伸到所述沟槽外，利用所述PMOS的形成区域的所述沟槽的喇叭口结构提高所述PMOS的形成区域的所述沟槽中的所述铝层的填充质量。步骤十一、采用化学机械研磨工艺将所述沟槽外的所述铝层、所述第二功函数层和所述第一功函数层都去除以及将所述半导体衬底的正面的位置研磨到低于步骤七中所述喇叭口结构对应的所述第一功函数层被去除位置。进一步的改进是，步骤三中在形成所述第一功函数层之前还包括在所述半导体衬底的正面形成第一反扩散层的步骤，所述第一功函数层形成于所述第一反扩散层的表面。进一步的改进是，在步骤九形成所述第二功函数层之后以及步骤十形成所述铝层之前，还包括在所述半导体衬底的正面形成第二反扩散层的步骤，所述第二反扩散层形成于所述第一功函数层的表面，所述铝层形成于所述第二反扩散层的表面。进一步的改进是，步骤三中所述第一功函数层的材料为TiN。进一步的改进是，步骤九中所述第二功函数层的材料为TiAl。进一步的改进是，所述第一反扩散层的材料为TaN。进一步的改进是，所述第二反扩散层依次由TiN和Ti叠加而成。进一步的改进是，步骤六中的打开区域的最大范围包括整个所述PMOS的形成区域。进一步的改进是，步骤六中刻蚀后所述PMOS的形成区域的所述沟槽中的所述第一材料层的表面比所述沟槽的顶部位置低10nm～20nm。进一步的改进是，步骤五中所述第一材料层的材料为可牺牲的硅氧烷聚合体(DUO)。进一步的改进是，所述第一材料层的厚度为进一步的改进是，步骤六中去除所述第一材料层的工艺采用干法刻蚀；步骤八中去除所述第一材料层的工艺采用酸槽去胶工艺。进一步的改进是，步骤七中去除所述第一功函数层的工艺采用湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为SC2。进一步的改进是，所述第一反扩散层的厚度为进一步的改进是，所述NMOS和所述PMOS的工艺的技术节点为22nm以下。本专利技术通过在PMOS的第一功函数层形成之后以及NMOS区域的第一功函数层去除之后，增加了形成第一材料层如DUO并对DUO进行光刻定义和刻蚀形成将PMOS区域的沟槽顶部打开的结构，之后以DUO为掩膜进行第一功函数层的刻蚀，能将PMOS区域的沟槽的顶部的第一功函数层去除，从而使PMOS区域的沟槽的内部空间呈上宽下窄的喇叭口结构，去除第一材料层之后，继续后续的工艺步骤，由于PMOS区域的沟槽的内部空间呈喇叭口结构，故有利用后续在PMOS区域的沟槽中填充金属层，能增加金属填充的工艺窗口，能降低金属栅填充的缺陷，提高器件的可靠性。同时，本专利技术在金属层填充沟槽之后，在进行CMP时将CMP研磨到使半导体衬底的正面的位置低于喇叭口结构对应的第一功函数层被去除位置，这样能够避免沟槽的顶部的第一功函数层被去除的区域对PMOS的金属栅的功函数产生影响。附图说明下面结合附图和具体实施方式对本专利技术作进一步详细的说明：图1是本专利技术实施例HKMG的制造方法的流程图；图2A-图2F是本专利技术实施例方法各步骤中的器件结构图。具体实施方式如图1所示，是本专利技术实施例HKMG的制造方法的流程图；如图2A至图2F所示，是本专利技术实施例方法各步骤中的器件结构图，本专利技术实施例具有HKMG的NMOS和PMOS的集成制造方法包括如下步骤：步骤一、如图2A所示，采用伪多晶硅栅的工艺方法在半导体衬底上完成金属栅之前的工艺。金属栅之前的工艺和现有步骤相同，现说明如下：图1中，NMOS的形成区域为位于AA线左侧的区域201，PMOS的形成区域为位于AA线右侧的区域202。所述NMOS和所述PMOS的工艺的技术节点为22nm以下。本专利技术实施例中，所述半导体衬底采用SOI衬底，包括体硅1，埋氧化层2和顶层硅3。在区域201的体硅1中形成有P阱5；在区域202的体硅1中形成由N阱4。浅沟槽隔离6形成于所述半导体衬底上。栅介质层12和伪多晶硅栅依次形成于顶层硅3的表面，栅介质层2采用了由界面层12a、高介电常数层12b和阻障层12c的叠加结构。所述界面层12a用以增加所述高介电常数层12b和所述顶层硅3之间的附着力；本专利技术实施例中，界面层12a的材料包括氧化硅。所述高介电常数层12b的材料包括二氧化硅(SiO2)，氮化硅(Si3N4)，三氧化二铝(Al2O3)，五氧化二钽本文档来自技高网...

【技术保护点】
1.一种具有HKMG的NMOS和PMOS的集成制造方法，其特征在于，包括如下步骤：步骤一、采用伪多晶硅栅的工艺方法在半导体衬底上完成金属栅之前的工艺；步骤二、去除所述伪多晶硅栅并在去除了所述伪多晶硅栅的区域形成沟槽，所述沟槽为金属栅的填充区域；步骤三、在所述半导体衬底的正面形成PMOS的第一功函数层，所述第一功函数覆盖在各所述沟槽的侧面和底部表面并延伸到所述沟槽外；步骤四、去除NMOS的形成区域的所述第一功函数层；步骤五、在所述半导体衬底的正面形成第一材料层，所述第一材料层将各所述沟槽完全填充并延伸到各所述沟槽外；步骤六、采用光刻工艺将所述PMOS的形成区域的所述沟槽的顶部打开，并将打开区域位于所述沟槽外的所述第一材料层全部去除以及将所述沟槽区域的所述第一材料层刻蚀到低于所述沟槽的顶部的位置；步骤七、以所述第一材料层为掩膜将打开区域的暴露的所述第一功函数层去除，使所述PMOS的形成区域的所述沟槽中所述第一功函数层的顶部低于所述沟槽的顶部并使所述沟槽的内部空间为上宽下窄的喇叭口结构；步骤八、去除所述第一材料层；步骤九、在所述半导体衬底的正面形成NMOS的第二功函数层，所述第二功函数层覆盖在各所述沟槽的侧面和底部表面并延伸到所述沟槽外；步骤十、在所述半导体衬底的正面形成铝层，所述铝层将各所述沟槽完全填充并延伸到所述沟槽外，利用所述PMOS的形成区域的所述沟槽的喇叭口结构提高所述PMOS的形成区域的所述沟槽中的所述铝层的填充质量；步骤十一、采用化学机械研磨工艺将所述沟槽外的所述铝层、所述第二功函数层和所述第一功函数层都去除以及将所述半导体衬底的正面的位置研磨到低于步骤七中所述喇叭口结构对应的所述第一功函数层被去除位置。...

【技术特征摘要】
1.一种具有HKMG的NMOS和PMOS的集成制造方法，其特征在于，包括如下步骤：步骤一、采用伪多晶硅栅的工艺方法在半导体衬底上完成金属栅之前的工艺；步骤二、去除所述伪多晶硅栅并在去除了所述伪多晶硅栅的区域形成沟槽，所述沟槽为金属栅的填充区域；步骤三、在所述半导体衬底的正面形成PMOS的第一功函数层，所述第一功函数覆盖在各所述沟槽的侧面和底部表面并延伸到所述沟槽外；步骤四、去除NMOS的形成区域的所述第一功函数层；步骤五、在所述半导体衬底的正面形成第一材料层，所述第一材料层将各所述沟槽完全填充并延伸到各所述沟槽外；步骤六、采用光刻工艺将所述PMOS的形成区域的所述沟槽的顶部打开，并将打开区域位于所述沟槽外的所述第一材料层全部去除以及将所述沟槽区域的所述第一材料层刻蚀到低于所述沟槽的顶部的位置；步骤七、以所述第一材料层为掩膜将打开区域的暴露的所述第一功函数层去除，使所述PMOS的形成区域的所述沟槽中所述第一功函数层的顶部低于所述沟槽的顶部并使所述沟槽的内部空间为上宽下窄的喇叭口结构；步骤八、去除所述第一材料层；步骤九、在所述半导体衬底的正面形成NMOS的第二功函数层，所述第二功函数层覆盖在各所述沟槽的侧面和底部表面并延伸到所述沟槽外；步骤十、在所述半导体衬底的正面形成铝层，所述铝层将各所述沟槽完全填充并延伸到所述沟槽外，利用所述PMOS的形成区域的所述沟槽的喇叭口结构提高所述PMOS的形成区域的所述沟槽中的所述铝层的填充质量；步骤十一、采用化学机械研磨工艺将所述沟槽外的所述铝层、所述第二功函数层和所述第一功函数层都去除以及将所述半导体衬底的正面的位置研磨到低于步骤七中所述喇叭口结构对应的所述第一功函数层被去除位置。2.如权利要求1所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：步骤三中在形成所述第一功函数层之前还包括在所述半导体衬底的正面形成第一反扩散层的步骤，所述第一功函数层形成于所述第一反扩散层的表面。3.如权利要求1所述的具有HKMG的NMOS和PMOS的集成制造方法，其特征在于：在步骤九形成所述第二功函数层之后以及步骤十形成所述铝层之前...

【专利技术属性】
技术研发人员：钮锋，王昌锋，廖端泉，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31