半导体结构及其形成方法技术

技术编号:18660578 阅读:30 留言:0更新日期:2018-08-11 15:31
一种半导体结构及其形成方法,形成方法包括:在第一N区、第二N区、第一P区以及第二P区的基底上形成栅介质层以及位于栅介质层上的第一功函数层;对第一P区的第一功函数层下方的栅介质层进行还原处理,增加所述第一P区的栅介质层内的氧空位含量;在进行所述还原处理之后,在所述第一P区和第二P区的第一功函数层上形成第二功函数层;在所述第二N区的第一功函数层上、第一P区和第二P区的第二功函数层上形成第三功函数层;在所述第一N区的第一功函数层上、以及所述第三功函数层上形成N型功函数层。本发明专利技术降低了半导体结构形成工艺复杂性,节约了工艺步骤,减少了半导体结构所需的功函数层层数。

Semiconductor structure and its forming method

A semiconductor structure and its forming method include: forming a gate dielectric layer on the substrate of the first N region, the second N region, the first P region and the second P region, and forming a first power function layer on the gate dielectric layer; reducing a gate dielectric layer below the first power function layer of the first P region to increase the first P region Oxygen vacancy content in the gate dielectric layer; after the reduction process, a second power function layer is formed on the first power function layer of the first P region and the second P region; a third power function layer is formed on the first power function layer of the second N region, on the second power function layer of the first P region and the second power function layer of the second P region; and a third power function layer is formed on the first N region. The N function function layer is formed on the first function function layer and the third function function layer. The invention reduces the complexity of the semiconductor structure forming process, saves the process steps, and reduces the number of work function layers required for the semiconductor structure.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造
,特别涉及一种半导体结构及其形成方法。
技术介绍
集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(MOS晶体管)。随着集成电路制作技术的不断发展,半导体器件技术节点不断减小,半导体结构的几何尺寸遵循摩尔定律不断缩小。当半导体结构尺寸减小到一定程度时,各种因为半导体结构的物理极限所带来的二级效应相继出现,半导体结构的特征尺寸按比例缩小变得越来越困难。其中,在半导体制作领域,最具挑战性的是如何解决半导体结构漏电流大的问题。半导体结构的漏电流大,主要是由传统栅介质层厚度不断减小所引起的。当前提出的解决方法是,采用高k栅介质材料代替传统的二氧化硅栅介质材料,并使用金属作为栅电极,以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入,减小了半导体结构的漏电流。尽管高k金属栅极的引入能够在一定程度上改善半导体结构的电学性能,但是现有技术形成的半导体结构工艺复杂,半导体结构所需的功函数层的层数多,不利于提高形成的半导体结构的性能。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法,减少功函数层的层数,从而改善半导体结构的性能。为解决上述问题,本专利技术提供一种半导体结构的形成方法,包括:提供基底,所述基底包括用于形成第一N型器件的第一N区、用于形成第二N型器件的第二N区、用于形成第一P型器件的第一P区以及用于形成第二P型器件的第二P区,且所述第一N型器件的阈值电压小于第二N型器件的阈值电压,第一P型器件的阈值电压大于第二P型器件的阈值电压;在所述第一N区、第二N区、第一P区以及第二P区的基底上形成栅介质层以及位于所述栅介质层上的第一功函数层;对所述第一P区的第一功函数层下方的栅介质层进行还原处理,增加所述第一P区的栅介质层内的氧空位含量;在进行所述还原处理之后,在所述第一P区和第二P区的第一功函数层上形成第二功函数层;在所述第二N区的第一功函数层上、第一P区和第二P区的第二功函数层上形成第三功函数层;在所述第一N区的第一功函数层上、以及所述第三功函数层上形成N型功函数层。可选的,所述还原处理的方法包括:在还原性气体氛围下进行退火工艺。可选的,所述还原性气体包括H2、N2、CO或者H2S中的一种或多种。可选的,所述还原处理的处理温度在200℃~700℃范围内。可选的,所述还原处理的方法包括:采用氢等离子体对所述第一P区的栅介质层进行等离子体处理。可选的,所述等离子体处理的工艺参数包括:采用的功率在10W~100W范围内。可选的,在进行所述还原处理之前,还包括,在所述第一N区、第二N区和第二P区的第一功函数层上形成掩膜层;在进行所述还原处理之后,去除所述掩膜层。可选的,所述掩膜层的材料为非晶硅。可选的,形成所述掩膜层的工艺步骤包括:在所述第一N区、第二N区、第一P区和第二P区的第一功函数层上形成非晶硅膜;在形成所述非晶硅膜之后,对所述第一功函数层进行退火处理;在进行所述退火处理之后,刻蚀去除位于所述第一P区的非晶硅膜,剩余的非晶硅膜作为所述掩膜层。可选的,所述第一功函数层的材料、第二功函数层以及第三功函数层的材料均为P型功函数材料。可选的,所述P型功函数材料包括Ta、TiN、TaN、TaSiN或TiSiN中的一种或几种。可选的,所述栅介质层的材料为高k栅介质材料。可选的,在形成所述栅介质层之前,还在所述第一N区、第二N区、第一P区以及第二P区的基底上形成界面层。可选的,所述N型功函数层的材料为TiAl、TiAlC、TaAlN、TiAlN、TaCN和AlN中的一种或几种。可选的,还包括,在所述N型功函数层上形成栅电极层。本专利技术还提供一种半导体结构,包括:基底,所述基底包括具有第一N型器件的第一N区、具有第二N型器件的第二N区、具有第一P型器件的第一P区以及具有第二P型器件的第二P区,且所述第一N型器件的阈值电压小于第二N型器件的阈值电压,所述第一P型器件的阈值电压大于第二P型器件的阈值电压;位于所述第一N区、第二N区、第一P区以及第二P区的基底上的栅介质层;位于所述栅介质层上的第一功函数层,其中,所述第一P区的栅介质层内的氧空位含量大于第二P区的栅介质层内的氧空位含量;位于所述第一P区和第二P区的第一功函数层上的第二功函数层;位于所述第二N区的第一功函数层上、第一P区和第二P区的第二功函数层上的第三功函数层;位于所述第一N区的第一功函数层上、以及所述第三功函数层上的N型功函数层。可选的,所述栅介质层的材料为高k栅介质材料。可选的,所述半导体结构还包括:位于所述基底与所述栅介质层之间的界面层。可选的,所述第一功函数层、第二功函数层和第三功函数层的材料均为P型功函数材料。可选的,所述半导体结构还包括,位于所述N型功函数层上的栅电极层。与现有技术相比,本专利技术的技术方案具有以下优点:本专利技术提供的半导体结构的形成方法的技术方案中,在第一N区、第二N区、第一P区和第二P区上形成第一功函数层后,对位于第一P区的第一功函数层下方的栅介质层进行还原处理,增加第一P区的栅介质层内氧空位含量,使得第一P区的栅介质层内氧空位含量大于第二P区的栅介质层内氧空位含量;接着,在所述第一P区和第二P区的第一功函数层上形成第二功函数层;在所述第二N区的第一功函数层上、第一P区和第二P区的第二功函数层上形成第三功函数层。通过栅介质层内氧空位含量的不同使得第一P型器件和第二P型器件阈值电压具有差异性,因此第一P区和第二P区上的功函数层厚度相同,避免了刻蚀去除第一P区的第三功函数层的工艺步骤,且无需形成第四功函数层,从而简化了工艺步骤,且满足第一P型器件阈值电压大于第二P型器件阈值电压的需求。同时,本专利技术减少了形成的功函数层层数的数量,使得形成的半导体结构更加简单,且使得后续形成栅电极层的工艺窗口增加,从而改善形成的半导体结构的性能。可选方案中,所述还原处理的处理温度在200℃~700℃范围,保证所述第一P区的栅介质层内的氧空位含量增加的同时,避免对第一P区的栅介质层造成不良影响。附图说明图1为一种半导体结构的剖面结构示意图;图2为图1中第二P型器件栅极结构的局部剖面结构示意图。图3至图9为本专利技术实施例提供的半导体结构形成方法各步骤对应的剖面结构示意图。具体实施方式由
技术介绍
可知,现有技术形成的半导体结构的性能有待提高。尤其是当半导体结构中包括具有不同阈值电压(ThresholdVoltage)的P型器件以及具有不同阈值电压的N型器件时,所述半导体结构形成工艺复杂的问题尤为显著。为了同时满足NMOS管和PMOS管改善阈值电压的要求,通常采用不同的金属材料作为NMOS管和PMOS管的栅极结构中的功函数(WF,WorkFunction)层材料,NMOS管中的功函数层材料可称为N型功函数材料,PMOS管中的功函数层材料可称为P型功函数材料。通常采用调整栅介质层与N型功函数层之间的P型功函数层的厚度的方式,实现满足器件不同阈值电压的需求。然而,上述方法形成的半导体结构中的功函数层层数多,为后续形成栅电极层预留的空间位置变少,甚至造成无法填充栅电极层的问题;尤其是对于P型低阈值电压器件而言,所述P型低阈值电压器件具有的功函数层厚度最厚,使得上本文档来自技高网
...

【技术保护点】
1.一种半导体结构的形成方法,其特征在于,包括:提供基底,所述基底包括用于形成第一N型器件的第一N区、用于形成第二N型器件的第二N区、用于形成第一P型器件的第一P区以及用于形成第二P型器件的第二P区,且所述第一N型器件的阈值电压小于第二N型器件的阈值电压,第一P型器件的阈值电压大于第二P型器件的阈值电压;在所述第一N区、第二N区、第一P区以及第二P区的基底上形成栅介质层以及位于所述栅介质层上的第一功函数层;对所述第一P区的第一功函数层下方的栅介质层进行还原处理,增加所述第一P区栅介质层内的氧空位含量;在进行所述还原处理之后,在所述第一P区和第二P区的第一功函数层上形成第二功函数层;在所述第二N区的第一功函数层上、第一P区和第二P区的第二功函数层上形成第三功函数层;在所述第一N区的第一功函数层上、以及所述第三功函数层上形成N型功函数层。

【技术特征摘要】
1.一种半导体结构的形成方法,其特征在于,包括:提供基底,所述基底包括用于形成第一N型器件的第一N区、用于形成第二N型器件的第二N区、用于形成第一P型器件的第一P区以及用于形成第二P型器件的第二P区,且所述第一N型器件的阈值电压小于第二N型器件的阈值电压,第一P型器件的阈值电压大于第二P型器件的阈值电压;在所述第一N区、第二N区、第一P区以及第二P区的基底上形成栅介质层以及位于所述栅介质层上的第一功函数层;对所述第一P区的第一功函数层下方的栅介质层进行还原处理,增加所述第一P区栅介质层内的氧空位含量;在进行所述还原处理之后,在所述第一P区和第二P区的第一功函数层上形成第二功函数层;在所述第二N区的第一功函数层上、第一P区和第二P区的第二功函数层上形成第三功函数层;在所述第一N区的第一功函数层上、以及所述第三功函数层上形成N型功函数层。2.如权利要求1所述的半导体结构的形成方法,其特征在于,所述还原处理的方法包括:在还原性气体氛围下进行退火工艺。3.如权利要求2所述的半导体结构的形成方法,其特征在于,所述还原性气体包括H2、N2、CO或者H2S中的一种或多种。4.如权利要求2所述的半导体结构的形成方法,其特征在于,所述还原处理的处理温度在200℃~700℃范围内。5.如权利要求1所述的半导体结构的形成方法,其特征在于,所述还原处理的方法包括:采用氢等离子体对所述第一P区的栅介质层进行等离子体处理。6.如权利要求5所述的半导体结构的形成方法,其特征在于,所述等离子体处理的工艺参数包括:采用的功率在10W~100W范围内。7.如权利要求1所述的半导体结构的形成方法,其特征在于,在进行所述还原处理之前,还包括,在所述第一N区、第二N区和第二P区的第一功函数层上形成掩膜层;在进行所述还原处理之后,去除所述掩膜层。8.如权利要求7所述的半导体结构的形成方法,其特征在于,所述掩膜层的材料为非晶硅。9.如权利要求8所述的半导体结构的形成方法,其特征在于,形成所述掩膜层的工艺步骤包括:在所述第一N区、第二N区、第一P区和第二P区的第一功函数层上形成非晶硅膜;在形成所述非晶硅膜之后,对所述第一功函数层进行退火处理;在进行所述退火处理之后,刻蚀去除位于所述第一P区的非晶硅膜,剩余的非晶硅膜...

【专利技术属性】
技术研发人员:贺鑫
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1