屏蔽栅沟槽场效应晶体管的制造方法技术

本发明专利技术提供一种屏蔽栅沟槽场效应晶体管的制造方法，在制造屏蔽栅沟槽场效应晶体管的隔离氧化层时采用高密度等离子体（HDP），并在淀积该层之前进行湿法刻蚀处理，利用高密度等离子体（HDP）层的淀积特点，使其填充具备特有形貌：沟槽内中间平坦，沟槽两侧呈尖峰，而后抛弃传统的刻蚀前的平坦化处理，例如化学机械抛光（CMP）进行截止，而是直接湿法刻蚀处理，同时得到顶部隔离层的去除和沟槽内隔离氧化层的目标深度，达到与常规工艺基本相同的工艺目标效果，大大降低了工艺成本及工艺时间，在半导体器件设计及制造领域具有广泛的应用前景。

Manufacturing method of shielding gate trench field effect transistor

The present invention provides a manufacturing method of shielded gate trench field effect transistor. High density plasma (HDP) is used to fabricate the isolation oxide layer of shielded gate trench field effect transistor, and wet etching is carried out before the layer is deposited. The high density plasma (HDP) layer is used to make the filler. Special features: flat in the middle of the groove, peak on both sides of the groove, and then abandon the traditional pre-etching flattening treatment, such as chemical mechanical polishing (CMP) cut-off, but direct wet etching treatment, while getting the top of the isolation layer removal and groove isolation oxidation layer depth of the target, to achieve with conventional technology. With the same process goal and effect, the process cost and time are greatly reduced. It has a broad application prospect in the field of semiconductor device design and manufacturing.

【技术实现步骤摘要】
屏蔽栅沟槽场效应晶体管的制造方法
本专利技术属于半导体器件设计及制造领域，特别是涉及一种屏蔽栅沟槽场效应晶体管的制造方法。
技术介绍
屏蔽栅沟槽MOSFET是目前最先进的功率MOSFET器件技术，能够同时实现低导通电阻(Rdson)和低反向恢复电容(Crss)，从而同时降低了系统的导通损耗和开关损耗，提高了系统使用效率。如图1所示，以N型器件为例，现有常见屏蔽栅沟槽(SGT)MOSFET的单元结构包括：轻掺杂N-型外延层104，形成于重掺杂N++型硅衬底102上，金属漏极100，形成于重掺杂N++型硅衬底102下；深沟槽106形成于轻掺杂N-型外延层104中，沟槽106侧壁长有屏蔽氧化层108，沟槽106中填充有屏蔽多晶硅110和栅极多晶硅116；屏蔽多晶硅110和栅极多晶硅116之间有氧化层112隔离；P型体区118形成于轻掺杂N-型外延层104表面，源区120形成在P型体区118中；接触孔124穿过氧化介质层122和源区120进入P型体区118；金属源极130设置在接触孔124和氧化介质层122上；栅极多晶硅116通过版图布局在沟槽106末端引出(未画出)，屏蔽多晶硅110通过版图布局使其与源极120相连，源极120和P型体区118通过金属源极130共同引出。如图2a至图2h所示，以N型器件为例，现有常见屏蔽栅沟槽MOSFET的制造方法主要步骤包括：如图2a所示，在硅衬底102上生长外延层104，在所述外延层104中形成沟槽106；在所述沟槽106侧壁生长屏蔽氧化层108，然后填充屏蔽多晶硅110；如图2b所示，减薄表面屏蔽氧化层108和屏蔽多晶硅110至目标厚度；如图2c所示，在晶圆表面淀积一层氮化硅(SIN)111；通过光刻在屏蔽多晶硅110上方形成一窗口，然后干法刻蚀掉窗口中氮化硅；如图2d所示，干法刻蚀或者湿法刻蚀将屏蔽多晶硅110和屏蔽氧化层108回刻刻蚀至目标深度；如图2e所示，淀积高密度等离子体(HDP)氧化层，以形成隔离屏蔽多晶硅110和栅极多晶硅116的隔离氧化层112；如图2f所示，化学机械抛光(CMP)晶圆表面隔离氧化层止于氮化硅层(SIN)111；如图2g所示，去除表面氮化硅层(SIN)111，回刻刻蚀隔离氧化层112至第一目标深度；如图2h所示，栅氧化层114生长，栅极多晶硅116淀积并回刻刻蚀至稍低于硅表面约1000埃至3000埃；正面离子注入P型杂质，以形成P型体区(P-Body)118；正面离子注入N型杂质，以形成源极(Source)120；隔离介质层(ILD)122淀积、接触孔(Contact)124刻蚀、源极金属层130淀积回刻、钝化层淀积(未画出)、漏极金属层100淀积等。现有方法为取得隔离氧化层的目标深度，如图2c所示，需要淀积截止层(stop-layer)氮化硅(SIN)111，且需要在该层回刻出窗口，在步骤6)中又需要使用化学机械抛光(CMP)技术，并要求该工艺止于截止层(stop-layer)氮化硅(SIN)111上，后续又需要去掉该停止层，工艺复杂且要求严格，导致制造成本较高。
技术实现思路
鉴于以上所述现有技术的缺点，本专利技术的目的在于提供一种屏蔽栅沟槽场效应晶体管的制造方法，用于解决现有技术中屏蔽栅沟槽场效应晶体管的制造成本过高的问题。为实现上述目的及其他相关目的，本专利技术提供一种屏蔽栅沟槽场效应晶体管的制造方法，包括步骤：1)提供一衬底，于所述衬底的上表面形成外延层，于所述外延层中形成深沟槽，于所述深沟槽的内壁与所述外延层表面形成屏蔽氧化层，于所述深沟槽内填充屏蔽多晶硅，所述屏蔽多晶硅还覆盖位于所述外延层上方的所述屏蔽氧化层；2)减薄所述外延层上方的所述屏蔽多晶硅和所述屏蔽氧化层，所述外延层上方保留有所述屏蔽氧化层；3)以所述屏蔽氧化层为掩膜回刻刻蚀所述屏蔽多晶硅，以形成一刻蚀槽，所述刻蚀槽两侧显露所述深沟槽内的所述屏蔽氧化层；4)湿法刻蚀所述刻蚀槽两侧的所述屏蔽氧化层，同时使得所述屏蔽多晶硅的上方部分凸出于所述屏蔽氧化层；5)沉积隔离氧化层，所述隔离氧化层包含填充于所述深沟槽中的填充部以及覆盖于所述外延层上方的凸起部；6)湿法刻蚀回刻所述隔离氧化层，将所述填充部刻蚀至目标厚度的同时去除所述凸起部及位于所述外延层上的所述屏蔽氧化层；7)于所述深沟槽的内壁和所述隔离氧化层表面沉积栅氧化层，以形成栅极沟槽，在所述栅极沟槽中填充栅极多晶硅以形成栅极；以及8)于所述深沟槽两侧的所述外延层中形成体区，于所述体区中形成源极，于所述外延层上方形成上金属结构，于所述衬底下表面形成漏极金属层。优选地，步骤4)所述湿法刻蚀中，所述屏蔽多晶硅的上方部分两侧的所述屏蔽氧化层间被部分去除以分别形成侧边凹槽，所述湿法刻蚀后，所述刻蚀槽两侧及所述外延层表面保留有一定厚度的所述屏蔽氧化层。进一步地，所述侧边凹槽包含弧形底部。进一步地，步骤5)中，采用高密度等离子体沉积工艺形成所述隔离氧化层，所述隔离氧化层包含平坦状的所述填以及尖峰状的所述凸起部，以使得步骤6)中，将所述填充部刻蚀至目标厚度的同时完全去除所述凸起部及位于所述外延层上的所述屏蔽氧化层。优选地，步骤1)中，所述屏蔽氧化层的厚度不小于1000埃。优选地，所述体区的底部不低于所述栅极沟槽的底部。优选地，所述衬底、所述外延层、所述源极具有第一导电类型离子掺杂，所述体区具有第二导电类型离子掺杂，所述第一导电类型与所述第二导电类型互为相反的导电类型。进一步地，所述衬底包含N++型衬底，所述外延层包含N-型外延层，所述N型源极包含N+型源极，所述体区包含P-型体区。优选地，步骤7)还包括对所述栅极多晶硅进行回刻的步骤，以使得所述栅极多晶硅的顶面低于所述外延层的顶面。优选地，步骤8)于所述外延层上方形成所述上金属结构包括步骤：8-1)于所述栅极多晶硅与所述外延层上沉积隔离介质层，刻蚀所述隔离介质层以形成源极接触孔以及栅极接触孔，所述源极接触孔的底部显露所述体区，侧壁显露所述源极，所述栅极接触孔显露所述栅极多晶硅；以及8-2)于所述隔离介质层、所述源极接触孔以及所述栅极接触孔上沉积金属层，以实现所述源极与所述栅极多晶硅的电性引出。进一步地，步骤8-2)在沉积所述金属层之前，还包括于所述源极接触孔中的所述体区中形成掺杂接触区的步骤。如上所述，本专利技术的屏蔽栅沟槽场效应晶体管的制造方法，具有以下有益效果：本专利技术取消了常规工艺方法中为了得到隔离氧化层的深度而必须进行的截止层的淀积、回刻、去除，以及化学机械抛光(CMP)的截止或找平，仅增加了隔离氧化层(高密度等离子体氧化层)淀积前的湿法刻蚀步骤，利用高密度等离子体填充工艺的特性，使该隔离氧化层的填充具备特有形貌，组合各向同性的湿法刻蚀特性，在深沟槽中形成目标厚度的隔离氧化层的同时去除表面多余的隔离氧化层，达到与常规工艺基本相同的工艺目标效果，大大降低了工艺成本及工艺时间，在半导体器件设计及制造领域具有广泛的应用前景。附图说明图1显示为现有技术中的一种屏蔽栅沟槽场效应晶体管的结构示意图。图2a～图2h显示为现有技术中的屏蔽栅沟槽场效应晶体管的制造方法各步骤所呈现的结构示意图。图3～图9显示为本专利技术的屏蔽栅沟槽场效应晶体管的制造方法各步骤所呈现的结构示意图。图10显示为本专利技术的屏蔽栅沟槽场效本文档来自技高网...

【技术保护点】
1.一种屏蔽栅沟槽场效应晶体管的制造方法，其特征在于，包括步骤：1)提供一衬底，于所述衬底的上表面形成外延层，于所述外延层中形成深沟槽，于所述深沟槽的内壁与所述外延层表面形成屏蔽氧化层，于所述深沟槽内填充屏蔽多晶硅，所述屏蔽多晶硅还覆盖位于所述外延层上方的所述屏蔽氧化层；2)减薄所述外延层上方的所述屏蔽多晶硅和所述屏蔽氧化层，所述外延层上方保留有所述屏蔽氧化层；3)以所述屏蔽氧化层为掩膜回刻刻蚀所述屏蔽多晶硅，以形成一刻蚀槽，所述刻蚀槽两侧显露所述深沟槽内的所述屏蔽氧化层；4)湿法刻蚀所述刻蚀槽两侧的所述屏蔽氧化层，同时使得所述屏蔽多晶硅的上方部分凸出于所述屏蔽氧化层；5)沉积隔离氧化层，所述隔离氧化层包含填充于所述深沟槽中的填充部以及覆盖于所述外延层上方的凸起部；6)湿法刻蚀回刻所述隔离氧化层，将所述填充部刻蚀至目标厚度的同时去除所述凸起部及位于所述外延层上的所述屏蔽氧化层；7)于所述深沟槽的内壁和所述隔离氧化层表面沉积栅氧化层，以形成栅极沟槽，在所述栅极沟槽中填充栅极多晶硅以形成栅极；以及8)于所述深沟槽两侧的所述外延层中形成体区，于所述体区中形成源极，于所述外延层上方形成上金属结构，于所述衬底下表面形成漏极金属层。...

【技术特征摘要】
1.一种屏蔽栅沟槽场效应晶体管的制造方法，其特征在于，包括步骤：1)提供一衬底，于所述衬底的上表面形成外延层，于所述外延层中形成深沟槽，于所述深沟槽的内壁与所述外延层表面形成屏蔽氧化层，于所述深沟槽内填充屏蔽多晶硅，所述屏蔽多晶硅还覆盖位于所述外延层上方的所述屏蔽氧化层；2)减薄所述外延层上方的所述屏蔽多晶硅和所述屏蔽氧化层，所述外延层上方保留有所述屏蔽氧化层；3)以所述屏蔽氧化层为掩膜回刻刻蚀所述屏蔽多晶硅，以形成一刻蚀槽，所述刻蚀槽两侧显露所述深沟槽内的所述屏蔽氧化层；4)湿法刻蚀所述刻蚀槽两侧的所述屏蔽氧化层，同时使得所述屏蔽多晶硅的上方部分凸出于所述屏蔽氧化层；5)沉积隔离氧化层，所述隔离氧化层包含填充于所述深沟槽中的填充部以及覆盖于所述外延层上方的凸起部；6)湿法刻蚀回刻所述隔离氧化层，将所述填充部刻蚀至目标厚度的同时去除所述凸起部及位于所述外延层上的所述屏蔽氧化层；7)于所述深沟槽的内壁和所述隔离氧化层表面沉积栅氧化层，以形成栅极沟槽，在所述栅极沟槽中填充栅极多晶硅以形成栅极；以及8)于所述深沟槽两侧的所述外延层中形成体区，于所述体区中形成源极，于所述外延层上方形成上金属结构，于所述衬底下表面形成漏极金属层。2.根据权利要求1所述的屏蔽栅沟槽场效应晶体管的制造方法，其特征在于：步骤4)所述湿法刻蚀中，所述屏蔽多晶硅的上方部分两侧的所述屏蔽氧化层间被部分去除以分别形成侧边凹槽，所述湿法刻蚀后，所述刻蚀槽两侧及所述外延层表面保留有一定厚度的所述屏蔽氧化层。3.根据权利要求2所述的屏蔽栅沟槽场效应晶体管的制造方法，其特征在于：所述侧边凹槽包含弧形底部。4.根据权利要求2所述的屏蔽栅沟槽场效应晶体管的制造方法，其特征在于：步骤5)中，采用高密度等离子体沉积工艺形成所述隔离氧化层，所述隔离氧化层...

【专利技术属性】
技术研发人员：余强，焦伟，姚鑫，桑雨果，骆菲，
申请(专利权)人：华润微电子重庆有限公司，
类型：发明
国别省市：重庆,50