半导体结构及其形成方法技术

一种半导体结构及其形成方法，形成方法包括：提供基底；在基底上形成图形化的核心层；形成保形覆盖基底和核心层的第一侧墙膜；在H2或He氛围下，对第一侧墙膜进行等离子体处理；在等离子体处理后，采用湿法刻蚀工艺去除基底和核心层顶部的第一侧墙膜，位于核心层侧壁上的剩余第一侧墙膜作为第一侧墙；去除核心层；以第一侧墙为掩膜刻蚀基底。采用等离子体处理与湿法刻蚀的方式相结合的方法，使第一侧墙的顶部为平坦面，且对基底刻蚀损耗较小；因此可以改善刻蚀气体收集角度问题以及pitch walking问题，从而提高刻蚀基底所形成目标图形的质量，进而提高所形成半导体结构的性能和良率。

Semiconductor structure and its forming method

A semiconductor structure and its forming method include: providing a substrate; forming a graphical core layer on the substrate; forming a first side wall film conformally covering the substrate and core layer; plasma treatment of the first side wall film in H2 or He atmosphere; and wet etching process after plasma treatment. In addition to the first wall film at the base and top of the core layer, the remaining first wall film at the side wall of the core layer acts as the first side wall; the core layer is removed; and the first side wall acts as the mask to etch the base. By combining plasma treatment with wet etching, the top of the first side wall is flat, and the etching loss on the substrate is small; therefore, the problem of gas collection angle and pitch walking can be improved, thus the quality of the target pattern formed by etching the substrate can be improved and the half formed can be improved. The performance and yield of conductor structure.

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
半导体技术在摩尔定律的驱动下持续地朝更小的工艺节点迈进。随着半导体技术的不断进步，器件的功能不断强大，但是半导体制造难度也与日俱增。光刻技术是半导体制造工艺中最为关键的生产技术，随着半导体工艺节点的不断减小，现有的光源光刻技术已经无法满足半导体制造的需求要，超紫外光光刻技术(EUV)、多波束无掩膜技术和纳米压印技术成为下一代光刻候选技术的研究热点。但是上述的下一代光刻候选技术仍然存在有不便与缺陷，亟待加以进一步的改进。当摩尔定律继续向前延伸的脚步不可逆转的时候，多重图形化技术无疑成为了业界的最佳选择之一，多重图形化技术只需要对现有的光刻基础设施进行很小的改动，就可以有效地填补更小节点的光刻技术空白，改进相邻半导体图形之间的最小间距(pitch)。由于自对准双重图形化(Self-AlignedDouble-Patterning，SADP)工艺更为简单，成本更低，因此，在半导体器件的形成工艺中多采用自对准双重图形化工艺。然而，即使引入了自对准双重图形化工艺，刻蚀后所形成目标图形的质量仍旧较差，影响所形成的半导体结构的性能和良率。
技术实现思路
本专利技术解决的问题是提供一种半导体结构及其形成方法，提高所形成目标图形的质量，从而提高所形成半导体结构的性能和良率。为解决上述问题，本专利技术提供一种半导体结构的形成方法，包括：提供基底；在所述基底上形成图形化的核心层；形成保形覆盖所述基底和核心层的第一侧墙膜；在H2或He氛围下，对所述第一侧墙膜进行等离子体处理；在等离子体处理后，采用湿法刻蚀工艺去除所述基底和核心层顶部的第一侧墙膜，位于所述核心层侧壁上的剩余第一侧墙膜作为第一侧墙；形成所述第一侧墙后，去除所述核心层；去除所述核心层后，以所述第一侧墙为掩膜刻蚀所述基底。相应的，本专利技术还提供一种半导体结构，包括：基底；图形化的核心层，位于所述基底上；保形覆盖所述基底和核心层的第一侧墙膜，所述第一侧墙膜经历过H2或He氛围下的等离子体处理。与现有技术相比，本专利技术的技术方案具有以下优点：本专利技术提供一种半导体结构的形成方法，所述形成方法包括：在基底上形成图形化的核心层；形成保形覆盖所述基底和核心层的第一侧墙膜；在H2或He氛围下，对所述第一侧墙膜进行等离子体处理；在等离子体处理后，采用湿法刻蚀工艺去除所述基底和核心层顶部的第一侧墙膜，位于所述核心层侧壁上的剩余第一侧墙膜作为第一侧墙。H原子或He原子注入至所述第一侧墙膜内后可以削弱所述第一侧墙膜材料的键能，其中所述核心层顶部以及所述基底上第一侧墙膜受到所述等离子体处理的影响较大，相应的，所述核心层顶部以及所述基底上第一侧墙膜的材料键能较小，从而可以采用湿法刻蚀工艺去除所述核心层顶部以及所述基底上的第一侧墙膜，且采用等离子体处理与湿法刻蚀的方式相结合的方法对所述核心层顶部以及所述基底上的第一侧墙膜具有较高的刻蚀选择比，也就是说，所述湿法刻蚀工艺对所述核心层侧壁上的第一侧墙膜以及所述基底的刻蚀速率较小；与采用无掩膜刻蚀工艺形成所述第一侧墙的方案相比，本专利技术形成所述第一侧墙后，使所述第一侧墙的顶部为平坦面，且对所述基底的刻蚀损耗较小；后续还以所述第一侧墙为掩膜刻蚀所述基底，因此本专利技术所述方案可以改善刻蚀气体收集角度(etchspeciescollectionangle)问题以及pitchwalking问题，从而提高刻蚀所述基底所形成目标图形的质量，进而提高所形成半导体结构的性能和良率。可选方案中，所述硬掩膜的材料为多晶硅，刻蚀所述硬掩膜以形成硬掩膜层的工艺为金属辅助化学刻蚀工艺。所述金属辅助化学刻蚀工艺能够沿所述基底表面法线方向进行刻蚀，与传统的刻蚀工艺相比，所述金属辅助化学刻蚀工艺具有较高的纵横比蚀刻能力，即沿所述基底表面法线方向的纵向刻蚀速率远大于平行所述基底表面方向的横向刻蚀速率，因此通过所述金属辅助化学刻蚀工艺，不仅能够解决由半导体工艺节点不断减小带来的影响，而且能够提高所形成硬掩膜层的尺寸均匀性和形貌质量，相应可以提高所形成鳍部的尺寸均匀性和形貌质量，从而提高所形成半导体结构的性能和良率；且金属辅助化学刻蚀的工艺成本较低，具有较高的工艺兼容性。本专利技术提供一种半导体结构，所述半导体结构包括用于形成鳍部的基底、位于所述基底上的图形化的核心层、以及保形覆盖所述基底和核心层的侧墙膜，所述侧墙膜经历过H2或He氛围下的等离子体处理。所述侧墙膜经历过H2或He氛围下的等离子体处理，因此所述核心层顶部以及所述基底上第一侧墙膜的材料键能较小，在半导体制造工艺过程中，所述核心层顶部以及所述基底上第一侧墙膜可以通过湿法刻蚀工艺去除，且所述湿法刻蚀工艺具有较高的刻蚀选择比，即所述湿法刻蚀工艺对所述核心层侧壁上第一侧墙膜的刻蚀损耗较小，从而可以使所述核心层侧壁上剩余第一侧墙膜的顶部表面为平坦面，且所述湿法刻蚀工艺对所述基底的刻蚀损耗也较小；因此通过本专利技术所述半导体结构，可以改善刻蚀气体收集角度(etchspeciescollectionangle)问题以及pitchwalking问题，从而有利于提高刻蚀所述基底所形成目标图形的质量。附图说明图1和图2是一种半导体结构的形成方法中各步骤对应的结构示意图；图3是图2所对应的电镜图；图4是采用图1和图2所述形成方法所形成半导体结构的电镜图；图5至图24是本专利技术半导体结构的形成方法一实施例中各步骤对应的结构示意图；图25是本专利技术半导体结构一实施例的结构示意图。具体实施方式由
技术介绍
可知，即使引入了自对准双重图形化工艺，刻蚀后所形成目标图形的质量仍旧较差，从而导致所形成半导体结构的性能和良率下降。现结合一种半导体结构的形成方法分析其原因。参考图1和图2，示出了一种半导体结构的形成方法中各步骤对应结构示意图。参考图1，提供基底10；在所述基底10上形成多晶硅层11；在所述多晶硅层11上形成氮化硅层12；在所述氮化硅层12上形成氧化层13；在所述氧化层13上形成若干分立的核心层21。继续参考图1，在所述核心层21的顶部和侧壁表面、以及所述氧化层13上形成侧墙层40。需要说明的是，形成于所述核心层21拐角处(Corner)的侧墙层40表面为倾斜的表面，即位于所述核心层21侧壁上的侧墙层40与所述核心层21距离越近的区域所对应的侧墙层40表面高度越高；且所述侧墙层40的厚度越大，所述倾斜表面的问题越严重。参考图2，采用无掩膜刻蚀工艺刻蚀所述侧墙层40(如图1所示)，去除位于所述核心层21(如图1所示)顶部的侧墙层40以及位于所述氧化层13上的侧墙层40，位于所述核心层21侧壁表面的剩余侧墙层40作为硬掩膜层41；形成所述硬掩膜层41后，去除所述核心层21。结合参考图3和图4，图3示出了图2的电镜图，图4示出了采用上述形成方法所形成半导体结构的电镜图。在采用无掩膜刻蚀工艺刻蚀所述侧墙层40的工艺过程中，所述刻蚀工艺易容易对露出的所述氧化层13造成过刻蚀(overetch)，从而导致所述核心层21和硬掩膜层41下方的氧化层13顶部表面高于被所述核心层21和硬掩膜层41暴露出的氧化层13顶部表面；也就是说，在去除所述核心层21之后，所述硬掩膜层41两侧氧化层13的顶部表面本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底；在所述基底上形成图形化的核心层；形成保形覆盖所述基底和核心层的第一侧墙膜；在H2或He氛围下，对所述第一侧墙膜进行等离子体处理；在等离子体处理后，采用湿法刻蚀工艺去除所述基底和核心层顶部的第一侧墙膜，位于所述核心层侧壁上的剩余第一侧墙膜作为第一侧墙；形成所述第一侧墙后，去除所述核心层；去除所述核心层后，以所述第一侧墙为掩膜刻蚀所述基底。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供基底；在所述基底上形成图形化的核心层；形成保形覆盖所述基底和核心层的第一侧墙膜；在H2或He氛围下，对所述第一侧墙膜进行等离子体处理；在等离子体处理后，采用湿法刻蚀工艺去除所述基底和核心层顶部的第一侧墙膜，位于所述核心层侧壁上的剩余第一侧墙膜作为第一侧墙；形成所述第一侧墙后，去除所述核心层；去除所述核心层后，以所述第一侧墙为掩膜刻蚀所述基底。2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述核心层的材料为无定形碳、ODL材料、DARC材料、BARC材料、多晶硅或氧化硅。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一侧墙膜的材料为氮化硅。4.如权利要求3所述的半导体结构的形成方法，其特征在于，所述等离子体处理的参数包括：H2或He的气体流量为50sccm到500sccm，压强为2mTorr到100mTorr，偏置功率为0W至500W，时间为50秒至700秒。5.如权利要求3所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的参数包括：刻蚀溶液为氢氟酸溶液，氢氟酸溶液的体积百分比含量为0.9％至1.1％，刻蚀时间为50秒至70秒。6.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述核心层后，以所述第一侧墙为掩膜刻蚀所述基底之前，所述形成方法还包括：形成保形覆盖所述基底和第一侧墙的第二侧墙膜；去除所述基底和第一侧墙顶部的第二侧墙膜，位于所述第一侧墙侧壁上的剩余第二侧墙膜作为第二侧墙；形成所述第二侧墙后，所述形成方法还包括：去除所述第一侧墙；刻蚀所述基底的步骤中，以所述第二侧墙为掩膜进行刻蚀。7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述第二侧墙的材料为氧化硅、碳化硅、碳氮化硅、碳氮氧化硅、氮氧化硅、氮化硼或碳氮化硼。8.如权利要求6所述的半导体结构的形成方法，其特征在于，所述基底用于形成衬底以及位于所述衬底上的鳍部；提供基底的步骤中，所述基底包括初始衬底以及位于所述初始衬底上的硬掩膜；以所述第二侧墙为掩膜刻蚀所述基底的步骤中，以所述第二侧墙为掩膜，刻蚀所述硬掩膜，剩余所述硬掩膜作为硬掩膜层；形成所述硬掩膜层后，所述形成方法还包括：去除所述第...

【专利技术属性】
技术研发人员：张海洋，王彦，蒋鑫，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31