非易失性存储器装置的软擦除方法制造方法及图纸

一种非易失性存储器装置的软擦除方法。所述方法包括：当执行多个编程循环以将第一存储器单元编程到第N编程状态时，在至少一个编程循环中将编程电压施加到被包括在连接到选择的第一位线的选择的存储器单元串中并连接到选择的字线的第一存储器单元；在第一验证间隔中，通过将用于验证第一存储器单元的编程状态的读取电压施加到选择的字线以及将第一预脉冲施加到连接到第一位线的多个未选择的存储器单元串和连接到未选择的第二位线的多个未选择的存储器单元串中的每一个未选择的存储器单元串的串选择晶体管的栅极，来对第二存储器单元进行软擦除。

Soft erase method for nonvolatile memory devices

A soft erase method for nonvolatile memory devices. The method comprises: when a plurality of programming cycles are executed to program the first memory unit to the N programming state, the programming voltage is applied in at least one programming cycle to the first memory unit included in the selected memory unit string connected to the selected first bit line and connected to the selected word line; and the first memory unit is connected to the selected word line in the first programming cycle; In the verification interval, each of a plurality of unselected memory units connected to the first bit line and a plurality of unselected memory unit strings connected to the unselected second bit line is applied by applying a read voltage for verifying the programming state of the first memory unit to a selected word line and a first pre-pulse to a plurality of unselected memory unit strings connected to the first bit line. A gate of a string selection transistor of an unselected memory cell string for soft erasure of the second memory cell.

【技术实现步骤摘要】
非易失性存储器装置的软擦除方法本申请要求于2017年2月2日提交到韩国知识产权局的第10-2017-0015134号韩国专利申请的权益，所述韩国专利申请的公开通过引用全部合并于此。
本专利技术构思涉及一种非易失性存储器装置，更具体地，涉及包括三维存储器阵列的非易失性存储器装置的软擦除方法和编程方法。
技术介绍
存储器装置用于存储数据并且被分类成易失性存储器装置和非易失性存储器装置。非易失性存储器装置可用于移动电话、数码相机、便携式数字助理(PDA)、可移动计算机装置、固定型计算机装置和其他装置中。
技术实现思路
本专利技术构思提供用于改善针对非易失性存储器装置的数据编程和数据读取操作性能的非易失性存储器装置的软擦除方法和编程方法。根据本专利技术构思的一方面，公开了一种包括三维存储器单元阵列的非易失性存储器装置的软擦除方法。所述三维存储器单元阵列包括多个存储器单元串，每个存储器单元串包括垂直堆叠在硅基底上的串选择晶体管、多个存储器单元和地选择晶体管。每个存储器单元串分别连接到位线和共源极线。所述方法包括：执行多个编程循环来将第一存储器单元编程为第一编程状态，第一编程状态是第一存储器单元的N个编程状态之一，并且第一存储器单元包括在连接到选择的位线的选择的存储器单元串中且连接到选择的字线；在第一验证区间期间，通过将第一预脉冲施加到连接到选择的位线的一个或多个未选择的存储器单元串中的每一个的串选择晶体管的栅极，而对一个或多个第二存储器单元执行软擦除操作，所述一个或多个第二存储器单元包括在所述连接到选择的位线的一个或多个未选择的存储器单元串中且连接到选择的字线；在第二验证区间期间，通过将选择电压施加到选择的存储器单元串的串选择晶体管的栅极来，对第一存储器单元执行验证操作，其中，第二验证区间在时间上比第一验证区间晚。根据本专利技术构思的另一方面，公开了一种包括三维存储器单元阵列的非易失性存储器装置的软擦除方法。三维存储器单元阵列包括多个存储器单元串，每个存储器单元串包括垂直堆叠在硅基底上的串选择晶体管、多个存储器单元晶体管和地选择晶体管，每一个存储器单元串分别连接到位线和共源极线。所述方法包括：执行多个编程循环来将第一存储器单元编程为第一编程状态，第一编程状态是第一存储器单元的N个编程状态之一，并且第一存储器单元包括在连接到选择的位线的选择的存储器单元串中且连接到选择的字线；在第一验证区间期间，通过将第一预脉冲施加到连接到选择的位线的一个或多个未选择的存储器单元串中的每一个的串选择晶体管的栅极，而对一个或多个第二存储器单元执行软擦除操作，所述一个或多个第二存储器单元包括在所述连接到选择的位线的一个或多个未选择的存储器单元串中且连接到选择的字线；在第二验证区间期间，通过将选择电压施加到选择的存储器单元串的串选择晶体管的栅极来，对第一存储器单元执行验证操作，其中，第二验证区间在时间上比第一验证区间晚，第一预脉冲的电压电平比第二预脉冲的电压电平高。根据本专利技术构思的另一方面，公开了一种包括三维存储器单元阵列的非易失性存储器装置的软擦除方法。三维存储器单元阵列包括多个存储器单元串，每个存储器单元串包括垂直堆叠在硅基底上的串选择晶体管、多个存储器单元和地选择晶体管，每一个存储器单元串分别连接到位线和共源极线。所述方法包括：执行编程操作以对经包括在由第一串选择晶体管连接到选择的位线的选择的存储器单元串中且连接到选择的字线的第一存储器单元进行编程；对第一存储器单元执行验证操作，执行验证操作的步骤包括：在第一验证区间期间，将第一预脉冲施加到一个或多个未选择的存储器单元串中的每一个的第二串选择晶体管的栅极，其中，所述一个或多个未选择的存储器单元串中的每一个经由第二串选择晶体管连接到选择的位线；在第二验证区间期间，将选择电压施加到选择的存储器单元串的第一串选择晶体管的栅极，其中，第二验证区间在时间上比第一验证区间晚。附图说明从下面结合附图的详细描述，本专利技术构思的实施例将更容易理解，其中，在附图中：图1是示意性地示出根据实施例的存储器系统的框图；图2是详细示出根据实施例的存储器装置的框图；图3是示出根据实施例的图2所示的存储器块的电路图；图4是根据实施例的图2所示的存储器块BLK1的立体图；图5是示出根据实施例的软擦除操作的示意图；图6是示出根据实施例的编程循环与软擦除操作之间的关系的示图；图7和图8是示出根据实施例的软擦除操作的示图；图9A和图9B是示出根据实施例的控制针对存储器单元的软擦除操作的电位差的方法的曲线图；图10A和图10B是用于描述根据另一实施例的控制针对存储器单元的软擦除操作的电位差的方法的曲线图；图11A至图11D是用于具体描述根据实施例的软擦除操作的示图；图12是用于示出根据实施例的执行软擦除操作的方法的流程图；图13是用于示出根据实施例的执行软擦除操作的方法的流程图；图14A和图14B是用于示出根据实施例的基于编程电压电平来控制预脉冲操作的操作机制的示图；图15是用于示出根据实施例的基于编程电压电平来控制预脉冲操作的方法的流程图；图16A至图16C是用于示出根据实施例的基于各种标准来控制预脉冲操作的方法的流程图；图17是用于示出根据实施例的控制预脉冲操作的方法的示图；图18A和图18B是用于示出根据实施例的执行预脉冲操作的预脉冲时间段的示图；图19是用于示出根据实施例的基于编程电压电平来控制预脉冲操作的方法的流程图；图20A、图20B和图20C是用于示出根据实施例的基于编程电压电平来确定和控制预脉冲的施加时间的方法的示图；图21是示出根据实施例的固态盘(SSD)系统的框图。具体实施方式以下，将参照附图详细描述本专利技术的实施例。图1是示意性地示出根据实施例的存储器系统1的框图。参照图1，存储器系统1可包括存储器控制器10和存储器装置20。存储器装置20可包括存储器单元阵列22、预脉冲控制器24和软擦除控制器26。然而，图1所示的存储器装置20的结构仅作为示例而提供，并且所述结构不限于此，但是预脉冲控制器24和软擦除控制器26的结构可被包括在存储器控制器10中，或者存储器控制器10可执行预脉冲控制器24和软擦除控制器26的相同的功能。此外，预脉冲控制器24和软擦除控制器26可以以各种逻辑模式实现。以下，作为示例性实施例，将详细描述图1所示的存储器控制器10和存储器装置20的元件。存储器控制器10可执行针对存储器装置20的控制操作。具体地，存储器控制器10可通过将地址ADDR、命令CMD和控制信号CTRL提供给存储装置20来控制针对存储器装置20的编程(或写入)，读取(或理解)和擦除(或去除)操作。存储器单元阵列22可包括布置在多条字线(未示出)和多条位线(未示出)的交叉处的多个存储器单元(未示出)。进一步地，存储器单元阵列22可包括字线、至少一条串选择线和至少一条地选择线以及多个存储器块。多个存储块在基底上分别沿第一方向和第二方向布置，并且可包括沿第三方向(与由第一方向和第二方向形成的平面垂直的方向)布置的具有三维结构的多个串。所述多个串中的每一个串可包括沿垂直于基底的方向布置的至少一个串选择晶体管、多个存储器单元和至少一个地选择晶体管。将详细提供这方面的描述。在实施例中，所述多个存储器单元可以是闪存单元，存储器单元阵列22本文档来自技高网...

【技术保护点】
1.一种包括三维存储器单元阵列的非易失性存储器装置的软擦除方法，所述三维存储器单元阵列包括多个存储器单元串，每个存储器单元串包括垂直堆叠在硅基底上的串选择晶体管、多个存储器单元和地选择晶体管，每个存储器单元串分别连接到位线和共源极线，所述方法包括：执行多个编程循环来将第一存储器单元编程为第一编程状态，第一编程状态是第一存储器单元的N个编程状态之一，并且第一存储器单元包括在连接到选择的第一位线的选择的存储器单元串中且连接到选择的字线；所述多个编程循环中的至少一个编程循环包括：在第一区间期间，通过将第一预脉冲施加到连接到选择的第一位线的一个或多个未选择的存储器单元串和连接到未选择的第二位线的多个未选择的存储器单元串中的每一个存储器单元串的串选择晶体管的栅极，而对第二存储器单元执行软擦除操作，第二存储器单元包括在连接到未选择的第二位线的选择的存储器单元串中且连接到选择的字线；在第二区间期间，通过将选择电压施加到连接到选择的第一位线的选择的存储器单元串的串选择晶体管的栅极和连接到未选择的第二位线的选择的存储器单元串的串选择晶体管的栅极，来对第一存储器单元执行验证操作。

【技术特征摘要】
2017.02.02 KR 10-2017-00151341.一种包括三维存储器单元阵列的非易失性存储器装置的软擦除方法，所述三维存储器单元阵列包括多个存储器单元串，每个存储器单元串包括垂直堆叠在硅基底上的串选择晶体管、多个存储器单元和地选择晶体管，每个存储器单元串分别连接到位线和共源极线，所述方法包括：执行多个编程循环来将第一存储器单元编程为第一编程状态，第一编程状态是第一存储器单元的N个编程状态之一，并且第一存储器单元包括在连接到选择的第一位线的选择的存储器单元串中且连接到选择的字线；所述多个编程循环中的至少一个编程循环包括：在第一区间期间，通过将第一预脉冲施加到连接到选择的第一位线的一个或多个未选择的存储器单元串和连接到未选择的第二位线的多个未选择的存储器单元串中的每一个存储器单元串的串选择晶体管的栅极，而对第二存储器单元执行软擦除操作，第二存储器单元包括在连接到未选择的第二位线的选择的存储器单元串中且连接到选择的字线；在第二区间期间，通过将选择电压施加到连接到选择的第一位线的选择的存储器单元串的串选择晶体管的栅极和连接到未选择的第二位线的选择的存储器单元串的串选择晶体管的栅极，来对第一存储器单元执行验证操作。2.根据权利要求1所述的软擦除方法，还包括：对连接到未选择的第二位线的多个存储器单元串中的每一个存储器单元串的通道进行升压。3.根据权利要求2所述的软擦除方法，其中，对连接到未选择的第二位线的多个存储器单元串中的每一个存储器单元串的通道进行升压的步骤包括：对包括第二存储器单元的多个存储器单元执行预脉冲编程操作。4.根据权利要求3所述的软擦除方法，其中，第二存储器单元被预先确定为处于具有比第一存储器单元的第一编程状态的阈值电压电平高的阈值电压电平的第二编程状态。5.根据权利要求1所述的软擦除方法，其中，包括在每个存储器单元阵列中的多个存储器单元是多层单元，第N编程状态是第一编程状态，第二存储器单元被预先确定为根据第二编程状态或更高编程状态而被编程。6.根据权利要求1所述的软擦除方法，其中，施加第一预脉冲的步骤还包括：在第一区间中，将读取通过电压施加到多个未选择的字线。7.根据权利要求1所述的软擦除方法，其中，第二区间在时间上比第一区间晚。8.根据权利要求1所述的软擦除方法，其中，执行软擦除操作的步骤还包括：在第一区间中，将第二预脉冲施加到连接到选择的第一位线的选择的存储器单元串的串选择晶体管的栅极和连接到未选择的第二位线的选择的存储器单元串的串选择晶体管的栅极，以减少针对第二存储器单元的热载流子注入。9.根据权利要求8所述的软擦除方法，其中，第二预脉冲具有比第一预脉冲的电压电平低的电压电平和/或具有比第一预脉冲的脉冲宽度窄的脉冲宽度。10.一种包括三维存储器单元阵列的非易失性存储器装置的软擦除方法，包括：执行包括第N编程循环的多个编程循环以对包括在连接到至少一个选择的位线的选择的串中且连接到选择的字线的多个选择的存储器单元进行编程时，其中，N是1或者大...

【专利技术属性】
技术研发人员：金斗铉，李宗勋，朴一汉，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR