低压差线性稳压器制造技术

本发明专利技术提供一种低压差线性稳压器，包括：误差放大器单元，误差放大器单元用于实现参考电压与反馈电压的误差放大；高频控制信号调制单元，连接至误差放大器单元的正向输出端及负向输出端，高频控制信号调制单元利用一高于系统带宽的时钟信号调制产生高频控制信号，高频控制信号用于控制低压差线性稳压器的输出；输出驱动单元，连接至高频控制信号调制单元，并响应高频控制信号提供低压差线性稳压器的输出电压；以及反馈控制单元，分别连接至输出驱动单元及误差放大器单元，反馈控制单元用于实时监测输出电压的变化，并根据输出电压生成反馈电压。本发明专利技术提供的低压差线性稳压器具有快速瞬态响应、高可靠的特点。

ldo

The invention provides a low-voltage differential linear regulator, which comprises an error amplifier unit, an error amplifier unit for error amplification of reference voltage and feedback voltage, a high-frequency control signal modulation unit for connecting to the positive and negative output terminals of the error amplifier unit, and a high-frequency control signal modulation unit for utilizing the high-frequency control signal modulation unit. A clock signal modulation above the system bandwidth generates a high frequency control signal, which is used to control the output of a low voltage differential linear regulator; an output drive unit connected to a high frequency control signal modulation unit and responds to a high frequency control signal to provide an output voltage of a low voltage differential linear regulator; and a feedback control unit. The feedback control unit is used to monitor the change of the output voltage in real time and generate the feedback voltage according to the output voltage. The low dropout linear regulator provided by the invention has the characteristics of fast transient response and high reliability.

【技术实现步骤摘要】
低压差线性稳压器
本专利技术涉及集成电路领域，尤其涉及一种低压差线性稳压器。
技术介绍
低压差线性稳压器由于结构简单、低功耗，低噪声等诸多优点，在现代便携式电子设备中应用广泛。另外由于其面积小，易集成的特点在各种SoC芯片(System-on-a-Chip，一种集成电路的芯片，可以有效地降低电子/信息系统产品的开发成本，缩短开发周期，提高产品的竞争力，是未来工业界将采用的最主要的产品开发方式)中被普遍采用。传统低压差线性稳压器由于受系统环路带宽的限制，瞬态响应能力普遍不高，若要提高带宽，必然导致功耗和芯片面积的增加。
技术实现思路
本专利技术为了克服上述现有技术存在的缺陷，提供一种低压差线性稳压器，其具有快速瞬态响应、高可靠的特点，适用于负载高速变化的应用环境，尤其适用于目前各类射频通讯SoC芯片。根据本专利技术的一个方面，提供一种低压差线性稳压器，包括：误差放大器单元，所述误差放大器单元包括一连接至参考电压的第一输入端、一连接至反馈电压的第二输入端、一正向输出端及一负向输出端，所述误差放大器单元用于实现所述参考电压与所述反馈电压的误差放大；高频控制信号调制单元，连接至所述误差放大器单元的正向输出端及负向输出端，所述高频控制信号调制单元利用一高于系统带宽的时钟信号调制产生高频控制信号，所述高频控制信号用于控制所述低压差线性稳压器的输出；输出驱动单元，连接至所述高频控制信号调制单元，并响应所述高频控制信号提供所述低压差线性稳压器的输出电压；以及反馈控制单元，分别连接至所述输出驱动单元及所述误差放大器单元，所述反馈控制单元用于实时监测所述输出电压的变化，并根据所述输出电压生成所述反馈电压。可选地，所述高频控制信号调制单元包括第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第一反相器INV1、第二反相器INV2、第一数字缓冲器BUF1、第二数字缓冲器BUF2、第一或门OR1、第二或门OR2、第一与非门NAND1及第一与门AND1，其中，所述第十二晶体管M12的栅极连接至所述第一反相器INV1的输出端，所述第十二晶体管M12的漏极连接至所述误差放大器单元的正向输出端，所述第十二晶体管M12的源极连接至所述电源负极；所述第十三晶体管M13的栅极连接至所述第一偏置电压，所述第十三晶体管M13的漏极连接至所述误差放大器单元的正向输出端，所述第十三晶体管M13的源极连接至所述电源正极；所述第十四晶体管M14的栅极连接至第二偏置电压，所述第十四晶体管M14的漏极连接至所述误差放大器单元的负向输出端，所述第十四晶体管M14的源极连接至所述电源负极；所述第十五晶体管M15连接至所述第一与非门NAND1的输出端，所述第十五晶体管M15的漏极连接至所述误差放大器单元的负向输出端，所述第十五晶体管M15的源极连接至所述电源正极；所述第一反相器INV1的输入端连接至所述第一与非门NAND1的输出端，所述第一反相器INV1的输出端连接至所述第十二晶体管M12的栅极；所述第二反相器INV2的输入端连接至第四节点N4，所述第二反相器INV2的输出端连接至所述第一或门OR1的第二输入端；所述第一数字缓冲器BUF1的输入端连接至所述误差放大器单元的负向输出端，所述第一数字缓冲器BUF1的输出端连接至第三节点N3；所述第二数字缓冲器BUF2的输入端连接至所述误差放大器单元的正向输出端，所述第二数字驱动器的输出端连接至所述第四节点N4；所述第一或门OR1的第一输入端连接至所述第三节点N3，所述第一或门OR1的第二输入端连接至所述第二反相器INV2的输出端，所述第一或门OR1的输出端连接至所述第一与非门NAND1的第二输入端；所述第二或门OR2的第一输入端连接至所述第三节点N3，所述第二或门OR2的第二输入端连接至所述第四节点N4，所述第二或门OR2的输出端连接至第五节点N5；所述第一与非门NAND1的第一输入端连接至时钟信号CLK，所述第一与非门NAND1的第二输入端连接至所述第一或门OR1的输出端，所述第一与非门NAND1的输出端连接至所述第十五晶体管M15的栅极及所述第一反相器INV1的输入端；所述第一与门AND1的第一输入端连接至所述第三节点N3，所述第一与门AND1的第二输入端连接至所述第四节点N4，所述第一与门AND1的输出端连接至第六节点N6。可选地，所述时钟信号CLK为频率高于所述低压差线性稳压器的系统带宽的时钟信号。可选地，所述误差放大器单元包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11。可选地，所述第一晶体管M1的栅极连接至第一偏置电压，所述第一晶体管M1的漏极连接至所述第二晶体管M2的源极及所述第三晶体管M3的源极，所述第一晶体管M1的源极连接至电源正极；所述第二晶体管M2的栅极连接至所述参考电压，所述第二晶体管M2的漏极连接至所述第四晶体管M4的漏极、所述第四晶体管M4的栅极及所述第五晶体管M5的栅极；所述第三晶体管M3的栅极连接至所述反馈电压，所述第三晶体管M3的漏极连接至所述第六晶体管M6的漏极、所述第六晶体管M6的栅极、所述第七晶体管M7的栅极及所述第十一晶体管M11的栅极；所述第四晶体管M4的源极连接至电源负极；所述第五晶体管M5的漏极连接至所述第八晶体管M8的漏极，所述第五晶体管M5的源极连接至所述电源负极；所述第六晶体管M6的源极连接至所述电源负极；所述第七晶体管M7的漏极连接至第一节点N1，所述第一节点N1为所述误差放大器单元的负向输出端，所述第七晶体管M7的源极连接至所述电源负极；所述第八晶体管M8的栅极连接至所述第八晶体管M8的漏极，所述第八晶体管M8的栅极连接至所述第九晶体管M9的栅极及所述第十晶体管M10的栅极，所述第八晶体管M8的源极连接至所述电源正极；所述第九晶体管M9的漏极连接至所述第一节点N1，所述第九晶体管M9的源极连接至所述电源正极；所述第十晶体管M10的漏极连接至第二节点N2，所述第二节点N2为所述误差放大器单元的正向输出端，所述第十晶体管M10的源极连接至所述电源正极；所述第十一晶体管M11的漏极连接至所述第二节点N2，所述第十一晶体管M11的源极连接至所述电源负极，其中，第一晶体管M1、第二晶体管M2、第三晶体管M3、第八晶体管M8、第九晶体管M9及第十晶体管M10为NMOS管，第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7及第十一晶体管M11为PMOS管。可选地，所述第一晶体管M1的栅极连接至第一偏置电压，所述第一晶体管M1的漏极连接至所述第二晶体管M2的源极及所述第三晶体管M3的源极，所述第一晶体管M1的源极连接至电源负极；所述第二晶体管M2的栅极连接至所述参考电压，所述第二晶体管M2的漏极连接至所述第五晶体管M5的漏极、所述第五晶体管M5的栅极及所述第四晶体管M4的栅极；所述第三晶体管M3的栅极连接至所述反馈电压，所述第三晶体管M3的漏极连接至所述第六晶体管M6的漏极、所述第六晶体管M6的栅极、所述第七晶体管M7的栅极及所述第十一晶体管M11的栅极；所述第四晶体管M4的源极连接至电源正极，所述第四本文档来自技高网...

【技术保护点】
1.一种低压差线性稳压器，其特征在于，包括：误差放大器单元，所述误差放大器单元包括一连接至参考电压的第一输入端、一连接至反馈电压的第二输入端、一正向输出端及一负向输出端，所述误差放大器单元用于实现所述参考电压与所述反馈电压的误差放大；高频控制信号调制单元，连接至所述误差放大器单元的正向输出端及负向输出端，所述高频控制信号调制单元利用一高于系统带宽的时钟信号调制产生高频控制信号，所述高频控制信号用于控制所述低压差线性稳压器的输出；输出驱动单元，连接至所述高频控制信号调制单元，并响应所述高频控制信号提供所述低压差线性稳压器的输出电压；以及反馈控制单元，分别连接至所述输出驱动单元及所述误差放大器单元，所述反馈控制单元用于实时监测所述输出电压的变化，并根据所述输出电压生成所述反馈电压。

【技术特征摘要】
1.一种低压差线性稳压器，其特征在于，包括：误差放大器单元，所述误差放大器单元包括一连接至参考电压的第一输入端、一连接至反馈电压的第二输入端、一正向输出端及一负向输出端，所述误差放大器单元用于实现所述参考电压与所述反馈电压的误差放大；高频控制信号调制单元，连接至所述误差放大器单元的正向输出端及负向输出端，所述高频控制信号调制单元利用一高于系统带宽的时钟信号调制产生高频控制信号，所述高频控制信号用于控制所述低压差线性稳压器的输出；输出驱动单元，连接至所述高频控制信号调制单元，并响应所述高频控制信号提供所述低压差线性稳压器的输出电压；以及反馈控制单元，分别连接至所述输出驱动单元及所述误差放大器单元，所述反馈控制单元用于实时监测所述输出电压的变化，并根据所述输出电压生成所述反馈电压。2.根据权利要求1所述的低压差线性稳压器，其特征在于，所述高频控制信号调制单元包括第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第一反相器INV1、第二反相器INV2、第一数字缓冲器BUF1、第二数字缓冲器BUF2、第一或门OR1、第二或门OR2、第一与非门NAND1及第一与门AND1，其中，所述第十二晶体管M12的栅极连接至所述第一反相器INV1的输出端，所述第十二晶体管M12的漏极连接至所述误差放大器单元的正向输出端，所述第十二晶体管M12的源极连接至所述电源负极；所述第十三晶体管M13的栅极连接至所述第一偏置电压，所述第十三晶体管M13的漏极连接至所述误差放大器单元的正向输出端，所述第十三晶体管M13的源极连接至所述电源正极；所述第十四晶体管M14的栅极连接至第二偏置电压，所述第十四晶体管M14的漏极连接至所述误差放大器单元的负向输出端，所述第十四晶体管M14的源极连接至所述电源负极；所述第十五晶体管M15连接至所述第一与非门NAND1的输出端，所述第十五晶体管M15的漏极连接至所述误差放大器单元的负向输出端，所述第十五晶体管M15的源极连接至所述电源正极；所述第一反相器INV1的输入端连接至所述第一与非门NAND1的输出端，所述第一反相器INV1的输出端连接至所述第十二晶体管M12的栅极；所述第二反相器INV2的输入端连接至第四节点N4，所述第二反相器INV2的输出端连接至所述第一或门OR1的第二输入端；所述第一数字缓冲器BUF1的输入端连接至所述误差放大器单元的负向输出端，所述第一数字缓冲器BUF1的输出端连接至第三节点N3；所述第二数字缓冲器BUF2的输入端连接至所述误差放大器单元的正向输出端，所述第二数字驱动器的输出端连接至所述第四节点N4；所述第一或门OR1的第一输入端连接至所述第三节点N3，所述第一或门OR1的第二输入端连接至所述第二反相器INV2的输出端，所述第一或门OR1的输出端连接至所述第一与非门NAND1的第二输入端；所述第二或门OR2的第一输入端连接至所述第三节点N3，所述第二或门OR2的第二输入端连接至所述第四节点N4，所述第二或门OR2的输出端连接至第五节点N5；所述第一与非门NAND1的第一输入端连接至时钟信号CLK，所述第一与非门NAND1的第二输入端连接至所述第一或门OR1的输出端，所述第一与非门NAND1的输出端连接至所述第十五晶体管M15的栅极及所述第一反相器INV1的输入端；所述第一与门AND1的第一输入端连接至所述第三节点N3，所述第一与门AND1的第二输入端连接至所述第四节点N4，所述第一与门AND1的输出端连接至第六节点N6。3.根据权利要求2所述的低压差线性稳压器，其特征在于，所述时钟信号CLK为频率高于所述低压差线性稳压器的系统带宽的时钟信号。4.根据权利要求2所述的低压差线性稳压器，其特征在于，所述误差放大器单元包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11，所述第一晶体管M1的栅极连接至第一偏置电压，所述第一晶体管M1的漏极连接至所述第二晶体管M2的源极及所述第三晶体管M3的源极，所述第一晶体管M1的源极连接至电源正极；所述第二晶体管M2的栅极连接至所述参考电压，所述第二晶体管M2的漏极连接至所述第四晶体管M4的漏极、所述第四晶体管M4的栅极及所述第五晶体管M5的栅极；所述第三晶体管M3的栅极连接至所述反馈电压，所述第三晶体管M3的漏极连接至所述第六晶体管M6的漏极、所述第六晶体管M6的栅极、所述第七晶体管M7的栅极及所述第十一晶体管M11的栅极；所述第四晶体管M4的源极连接至电源负极；所述第五晶体管M5的漏极连接至所述第八晶体管M8的漏极，所述第五晶体管M5的源极连接至所述电源负极；所述第六晶体管M6的源极连接至所述电源负极；所述第七晶体管M7的漏极连接至第一节点N1，所述第一节点N1为所述误差放大器单元的负向输出端，所述第七晶体管M7的源极连接至所述电源负极；所述第八晶体管M8的栅极连接至所述第八晶体管M8的漏极，所述第八晶体管M8的栅极连接至所述第九晶体管M9的栅极及所述第十晶体管M10的栅极，所述第八晶体管M8的源极连接至...

【专利技术属性】
技术研发人员：严慧婕，段杰斌，蒋宇，沈灵，董林妹，
申请(专利权)人：上海集成电路研发中心有限公司，成都微光集电科技有限公司，
类型：发明
国别省市：上海,31