一种创新的FPGA的使用方法技术

本发明专利技术公开了一种创新的FPGA的使用方法，创新性地使用FPGA电路以及输出输入标准及模式的可调性设计出相应的测试装置，代替了现行测量设备相应电子线路。不但极大提高了性能同时也极大地降低了线路功耗，关键设计的物理尺寸及成本。另外，还创新性地使用FPGA的高速数据传输性能将大量测试数据高速传输到直接与被测元件连接的器件上，解决了关键设计微型化瓶颈之一。进一步地，将直流及低速性能测式的相关电路与高速测试电路完全分离,在实施各自测试时才与被测元件相接使两电路互不影响,而在需要共同连接在一起做相应测试时也能将其连接在一起。因此大大降低了功耗，物理尺寸及成本，具有很好的市场推广应用前景。

【技术实现步骤摘要】
一种创新的FPGA的使用方法
本专利技术涉及电子测试
，更具体地，涉及一种创新的FPGA的使用方法。
技术介绍
集成电路测试设备包括用于驱动被测元件及接收被测元件输出信号的电路。现有技术中是用专门设计的特殊电子器件来实现的。其具有以下缺点：1、因是为这一用途专门设计及制造，其用量较少，故设计和制造成本极高；2、因其驱动及接收电压是连续可控调的，所以要达到高速十分困难，而且由于功耗很大，从而因散热问题无法微型化。另外，现有技术中用以做调节每个通道时序的可控延迟电路是用的分裂元件，这也使得微型化无法实现。而且，现有技术中，高速与低速测试电路之间没有得到有效分离使得低速电路加重了高速电路的驱动及接收负载，这也是降低功率及微型化的重大瓶颈。现有技术中，为了达到高速测试，储存测试数据是使用极其高速的SRAM，但其缺点是价格极昂贵而且容量小。有鉴于此，现有技术有待改进和提高。
技术实现思路
鉴于现有技术的不足，本专利技术目的在于提供一种基于FPGA的测试装置。旨在解决现有技术的集成电路测试设备存在的功率过大，微型化困难、制造成本高等问题。本专利技术的技术方案如下：一种基于FPGA的测试装置，用于对被测元件的电子元件性能进行测试，FPGA(Field－ProgrammableGateArray)，即现场可编程门阵列目前的应用都是与固定的电路器件固定连接去完成一种所需功能，而不是用以与不同电路器件连接去测试与之连接的各种不同的电路器件。这里所述用于测试装置的FPGA是通过随时可调换的连接装置与不同的电路器件连接并根据被测量元件的电路以及输入输出标准,延时和模式等等相应改动FPGA电路以及输入输出标准，延时及模式等等来配合以达到测试与之连接的电路器件的目的。所述的基于FPGA的测试装置，其中，所述FPGA电路还包括一由FPGA输入输出所带的可调延迟线路。所述的基于FPGA的测试装置，其中，所述FPGA电路与被测元件直接连接。所述的基于FPGA的测试装置，其中，所述FPGA电路与测试系统控制器及使用DDR内存的测试数据内存连接，所述测试数据内存通过高速SERDES传输方式将测试数据传至所述FPGA电路用于测试被测元件。DDR内存的高速度高容量及低成本解决了使用传统高速SRAM的不足。而对于DDR内存每次要读取多字节的局限性只要在产生测试数据时考虑照顾到这点就可避免受到影响。所述的基于FPGA的测试装置，其中所述FPGA电路用XILINX及ALTERA公司生产系的FPGA其他厂家元件也可以使用。所述的基于FPGA的测试装置，其特征在于，所述FPGA电路接收测试数据是通过20个速率达4到25G(最高可到25G)的SERDES从1接收,并分成多个不同速率的通道并各自通过FIFO做数据时序同步，然后分别送至不同输入输出标准及模式的端口，用以做驱动数据或做接收数据的对比数据。所述的基于FPGA的测试装置，其特征在于，所述FPGA电路根据被测量元件的电路以及输入输出标准,时间延迟和模式随时改动FPGA电路，电路延迟以及输入输出标准，时间延迟及模式来配合被测电路器件以达到测试被测电路器件的目的。所述的基于FPGA的测试装置，其中，还包括高速测试线路或低速测试线路；所述高速测试线路与低速测试线路通过测试针及特殊连接装置分别不同时间连接到被测元件线路板的接触点上从而使得高速测试线路与低速测试线路与被测元件分别在不同时间连接进行高速测试及低速测试以到达各自线路完全分离。所述的基于FPGA的测试装置，其中，还包括高速测试线路和低速测试线路；低速测试线路的测试针接到被测元件线路板的接触点上，高速测试线路的测试针接到低速测试线路的主板的背面的接触点上，从而使得低速测试线路与高速测试线路及被测元件同时连接进行所需的测试。本专利技术的基于FPGA的测试装置，创新性地使用FPGA电路以及输出输入标准，时间延迟及模式的可调性设计出相应的测试装置，代替了现行测量设备相应电子线路。不但极大提高了性能及集成度同时也极大地降低了线路功耗，关键设计的物理尺寸及成本。另外，还创新性地使用FPGA的高速数据传输性能将大量测试数据高速传输到直接与被测元件连接的器件上，从而解决了关键设计微型化瓶颈之一。本专利技术创造性地设计了无需人工编译便随时可改变FPGA的电路以及输入输出标准及模式的控制方法，此方法根据被测试元件电路以及所需的输入输出标准及模式直接将FPGA的设置数据里相应数据改成所需数值，再用此设置数据将FPGA重新设置从而使FPGA电路以及输入输出标准及模式快速改变到与被测元件相配的所需值。本专利技术创新性地将直流及低速性能测式的相关电路与高速测试电路完全分离,在实施各自测试时才与被测元件相接使两电路互不影响的测试方法使得高速测试负载大幅度降低,而在需要共同连接在一起做相应测试时也能将其连接在一起。因此大大降低了功耗，物理尺寸及成本，具有很好的市场推广应用前景。附图说明图1为本专利技术测试装置的第一实施例的测试示意图。图2为本专利技术测试装置的第一实施例中基于FPGA的测试装置的示意图。图3为本专利技术的基于FPGA的测试装置的实施例中高速测试线路连接进行高速测试的示意图。图4为本专利技术的基于FPGA的测试装置的实施例中低速测试线路连接进行低速测试的示意图。图5为本专利技术的基于FPGA的测试装置的实施例中高速测试线路和低速测试线路组合使用的示意图。具体实施方式本专利技术提供一种基于FPGA的测试装置，为使本专利技术的目的、技术方案及效果更加清楚、明确，以下对本专利技术进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。FPGA(Field－ProgrammableGateArray现场可编程门阵列)的正常应用是将其安装在在固定的线路板上,与其相接的线路元件都是固定的。FPGA的输入输出标准及模式根据与其相接的元件性能标准设定，不需要也不会随时改动。本专利技术利用了FPGA其电路可根据不同被测元件的需求而改变以及其线路，输入输出各项标准，时间延时及模式可被设置到绝大部分现行使用的集成电路的相应各项标准及模式这一特点，用来测试各种集成电路。本专利技术公开的基于FPGA的测试装置根据被测量元件的电路以及输入输出标准，时间延迟及模式随时改动FPGA的电路以及输入输出标准，时间延时及模式(包括FPGA输入输出所带的可调延迟线路)来配合以达到测试的目的。因为目前没有用户如此使用FPGA，所以FPGA生产厂商并没有提供随时改动FPGA的输入输出标准及模式的相关软件提供给用户。因此，本专利技术创造性地设计了无需人工编译便随时可改变FPGA的电路以及输入输出标准及模式的控制方法，此方法根据被测试元件电路以及所需的输入输出标准及模式直接将FPGA的设置数据里相应数据改成所需数值，再用此设置数据将FPGA重新设置从而使FPGA电路以及输入输出标准及模式快速改变到与被测元件相配的所需值。这样使用FPGA就能设计出电路代替目前测试设备所使用的相应的测试电子线路。具体方法是预先用对比不同电路设置文件的方法，将所有需要改变的电路(包括其他性能参数等等的任何其他改变)在相关设置文件中相应的变化数据找出并造成数据库A存档，在实际系统运行中，用一”控制处理器将当时需要改变的电路(或其他改变)的相关变化数据从数据本文档来自技高网...

【技术保护点】
1.一种创新的FPGA的使用方法，用于现时快速改变FPGA电路而无需经过人工编译及相关操作；其特征在于，将需要改变的电路在相关设置文件中相应的变化数据保存，在实际系统现时运行中再将此变化数据从保存中取出以用导入目前使用设置文件中，再用此改变了的设置文件设置FPGA以达到所需的电路改变。

【技术特征摘要】
1.一种创新的FPGA的使用方法，用于现时快速改变FPGA电路而无需经过人工编译及相关操作；其特征在于，将需要改变的电路在相关设置文件中相应的变化数据保存，在实际系统现时运行中再将此变化数据从保存中取出以用导入目前使用设置文件中，再用此改变了的设置文件设置FPGA以达到所需的电路改变。2.根据权利要求1所述的一种创新的FPGA的使用...

【专利技术属性】
技术研发人员：陆放，
申请(专利权)人：深圳市爱德特科技有限公司，
类型：发明
国别省市：广东,44