极性码连续消去列表解码器中的存储器管理和路径排序制造技术

本公开描述了用于改善SCL解码器操作的系统和方法的各种实施例。尤其是，描述了基于更新后的路径度量统计量来改善缓冲器管理效率的各种实施例。在一些实施例中，SCL解码器可以执行选择性替换，以将每行的LLR更新的范围仅限于自前一个更新周期以来已经改变的统计量。在一些实施例中，SCL解码器可以执行延迟的更新，延迟更新可以涉及基于将从其导出更新后的行的行就地计算

【技术实现步骤摘要】
【国外来华专利技术】极性码连续消去列表解码器中的存储器管理和路径排序
本专利技术的领域一般而言涉及通信中使用的解码器。
技术介绍
解码器用在许多通信领域中。用在通信应用中的解码器的一个示例是前向纠错(FEC)解码器。数据移动和数据存储是确定前向纠错(FEC)解码器到给定处理器体系架构的高效映射的关键考虑因素。极性码(PolarCode)解码器的当前设计涉及连续消去(SC)解码器的扩展。有关极性码解码器的当前设计的示例的更多信息，请参阅下面的参考文献1。在提供低解码复杂度的同时，SC解码器需要长块尺寸(N＝2n)，接近一百万位(即，n＝20)，以便在误比特(biterror)性能方面与Turbo或低密度奇偶校验(LDPC)码匹敌。连续消去列表(SCL)解码器是SC解码器的扩展。SCL解码器可以对于可实现的块长度改善误比特性能，例如，N＝211。SCL解码可以在SC解码器循环的每个阶段并行考虑两种可能性：和其结果是解码器树，其维度关于每个解码的信息位加倍。为了管理复杂性，SCL解码器的当前实现可以基于沿着树的每个分支的累积路径度量在每个解码级将列表修剪为固定列表尺寸L。有关这些想法的详细讨论和早期实现，请参阅下面的参考文献2。处理器级之间的数据交换对于正确的SCL解码器操作非常重要，并且数据交换可以在SCL解码器操作中引入显著的等待时间。因而，期望本领域中的改进。
技术实现思路
描述了用于改善SCL解码器操作的系统和方法的各种实施例。特别地，描述了基于更新后的路径度量统计量(pathmetricstatistics)来改善缓冲器管理的效率的各种实施例。通常使用的路径度量统计量是下面定义的取决于位位置的对数似然比(LLR)、估计的信息向量、位位置的新接收的信元以及先前解码的位。如下面的参考文献4所解释的，LLR度量产生比其它度量更大的数值稳定性。在第一实施例中，SCL解码器可以执行选择性替换。常规解码器实现可以基于从前一轮位估计(例如，LLR)更新计算出的路径度量来更新缓冲器中的整个行。选择性替换将每行LLR更新的范围限制到自上一个更新周期以来已经改变的统计量。在第二实施例中，SCL解码器可以执行延迟的更新。常规解码器可以更新路径度量、排序，然后在LLR更新的下一级之前根据需要替换统计量缓冲器的行。倘若在LLR更新处理可以恢复之前将每行的输入拷贝到预定的缓冲器位置，那么这个操作序列被表示为输入拷贝。根据本文描述的称为结果多播的新方法，在一些实施例中，该方法代替地涉及基于从中导出更新后的行的行就地计算对和位估计(LLR)更新。不是拷贝输入统计量，输出统计量可以就地计算，然后在延迟多播中同时转发到就地缓冲器以及任何附加目的地缓冲器。附图说明当结合以下附图考虑优选实施例的以下详细描述时，可以获得对本专利技术的更好理解，其中：图1图示了示例无线通信系统；图2图示了设备的解码器中的示例处理器系统；图3图示了信道极化的示例，其中n＝11；图4图示了示例编码器，其中n＝3；图5图示了示例解码器，其中n＝3；图6图示了示例SCL存储器组织；图7是图示根据一些实施例的选择性替换解码器的操作的流程图；图8图示了根据一些实施例的可以执行延迟更新的解码器的主处理循环(核心解码器循环)；图9是图示根据一些实施例的最佳排序算法的操作的流程图；图10A是图示根据一些实施例的低等待时间排序算法的操作的流程图；图10B是根据一些实施例的低等待时间排序算法中变量□、η和L的图形图示；图11是图示根据一些实施例的合并算法的操作的流程图；图12图示了对于本文描述的方法存在噪声和存储器移动时解码性能的比较；图13图示了根据一些实施例的被配置为使用主处理元件来实现具有L＝8的解码器的多处理器阵列；以及图14图示根据一些实施例的被配置为实现具有共享存储器的解码器的多处理器阵列。虽然本专利技术容许各种修改和替代形式，但是其具体实施例在附图中以示例的方式示出并且在本文中详细描述。但是，应当理解的是，附图及其详细描述并非旨在将本专利技术限制到所公开的特定形式，相反，本专利技术要覆盖落入如所附权利要求所限定的本专利技术的精神和范围内的所有修改、等同物和替代方案。具体实施方式通过引用并入以下参考文献通过引用整体上并入本文，如同在本文中完全且完整地阐述了一样：1.E.Arikan，“ChannelPolarization:Amethodforconstructingcapacityachievingcodesforsymmetricbinary-inputmemorylesschannels”，IEEETrans.onInf.Theory，第55卷，第7期，第3051-3073页，2009年7月。2.I.Tal和A.Vardy，“ListCodeofPolarCodes”，IEEETrans.onInformationTheory，第61卷，第5期，第2213-2226页，2015年5月。3.G.Sarkis，P.Giard，A.Vardy，C.Thibeault和W.J.Gross，“FastPolarDecoders：AlgorithmandImplementation”，IEEEJ.onSelectedAreasinCommunications，第32卷，第5期，第946-957页，2014年5月。4.A.Balatsoukas-Stimming，M.B.Parizi和A.Burg，“LLR-BasedSuccessiveCancellationListDecodingofPolarCodes”，IEEETransactionsonSignalProcessing，第63卷，第19期，第5165-5179页，2015年10月。术语以下是本申请中使用的术语的术语表：存储介质—各种类型的存储器设备或存储设备中的任何一种。术语“存储介质”旨在包括：安装介质，例如CD-ROM、软盘104或磁带设备；计算机系统存储器或随机存取存储器，诸如DRAM、DDRRAM、SRAM、EDORAM、RambusRAM等；或者非易失性存储器，诸如磁介质(例如，硬盘驱动器)、光学存储装置，或ROM、EPROM、FLASH等。存储介质也可以包括其它类型的存储器或其组合。此外，存储介质可以位于执行程序的第一计算机中，和/或者可以位于通过网络(诸如互联网)连接到第一计算机的不同的第二计算机中。在后一种情况下，第二计算机可以向第一计算机提供程序指令用于执行。术语“存储介质”可以包括两个或更多个存储介质，这些存储介质可以存在于不同位置，例如存在于通过网络连接的不同计算机中。承载介质—如上所述的存储介质，以及物理传输介质，诸如传达诸如电或光学信号之类的信号的总线、网络和/或其它物理传输介质。可编程硬件元件—包括各种硬件设备，这些硬件设备包括经由可编程或硬连线互连连接的多个可编程功能块。示例包括FPGA(现场可编程门阵列)、PLD(可编程逻辑设备)、FPOA(现场可编程对象阵列)和CPLD(复杂PLD)。可编程功能块的范围可以从细粒度(组合逻辑或查找表)到粗粒度(算术逻辑单元或处理器核心)。可编程硬件元件也可以被称为“可重新配置逻辑”。专用集成电路(ASIC)—这个术语旨在具有其普通含义的完整广度。术语ASIC旨在包括为特定应用定制本文档来自技高网...

【技术保护点】
1.一种用于对接收到的编码通信数据执行连续消去列表(SCL)解码的系统，所述系统包括：多个处理元件；以及多个存储器，散布在所述多个处理元件之间并耦合到相邻的处理元件；其中所述系统被配置为通过以下操作来解码接收到的编码通信数据：由所述处理元件中的每一个在相应位路径上执行解码操作并生成位统计量，其中相应位路径是编码通信数据的一部分的潜在解码；为了确定要被放弃的位路径的列表的子集，基于所述位统计量对由所述处理元件生成的相应位路径的列表进行排序；对于具有不被放弃的位路径的相应处理元件的至少一个子集：生成两个延长的位路径；将延长的位路径之一和由相应处理元件生成的位统计量从与相应处理元件相关联的第一存储器拷贝到与和被确定为要放弃的第二位路径相关联的处理元件相关联的第二存储器，其中所述拷贝包括仅拷贝延长的位路径中与第二位路径中的对应位和/或位统计量不同的位和/或位统计量。

【技术特征摘要】
【国外来华专利技术】2015.11.24 US 62/259,385;2015.12.18 US 62/269,744;1.一种用于对接收到的编码通信数据执行连续消去列表(SCL)解码的系统，所述系统包括：多个处理元件；以及多个存储器，散布在所述多个处理元件之间并耦合到相邻的处理元件；其中所述系统被配置为通过以下操作来解码接收到的编码通信数据：由所述处理元件中的每一个在相应位路径上执行解码操作并生成位统计量，其中相应位路径是编码通信数据的一部分的潜在解码；为了确定要被放弃的位路径的列表的子集，基于所述位统计量对由所述处理元件生成的相应位路径的列表进行排序；对于具有不被放弃的位路径的相应处理元件的至少一个子集：生成两个延长的位路径；将延长的位路径之一和由相应处理元件生成的位统计量从与相应处理元件相关联的第一存储器拷贝到与和被确定为要放弃的第二位路径相关联的处理元件相关联的第二存储器，其中所述拷贝包括仅拷贝延长的位路径中与第二位路径中的对应位和/或位统计量不同的位和/或位统计量。2.如权利要求1所述的系统，其中所述排序包括对列表的两个不同子集进行排序，其中每个子集不大于所述列表的尺寸的一半。3.如权利要求1所述的系统，其中所述排序包括：按照不同次序对与可能附加位值对应的多个位路径的第一列表和与不可能附加位值对应的多个位路径的第二列表进行排序；以及将第一新位路径的排序列表的至少一部分与第二新位路径的排序列表的至少一部分进行比较；响应于所述比较，通过用来自第二新位路径的排序列表的一个或多个位路径替换第一新位路径的排序列表中的一个或多个位路径来创建位路径列表的新子集。4.如权利要求1所述的系统，其中对编码通信数据进行解码产生解码数据；以及其中所述系统还被配置为将解码数据存储在存储器中，其中解码数据是位路径中的选定位路径。5.如权利要求1所述的系统，其中处理元件中的至少一个被指定为主处理元件，并且其中存储器包括互连所述多个处理元件的路由架构；其中所述拷贝包括在路由架构中创建动态路由以完成所述拷贝；其中所述系统还被配置为：由所述主处理元件传送用于创建到每个其它处理元件的动态路由的指令。6.一种用于对接收到的编码通信数据执行连续消去列表(SCL)解码的系统，所述系统包括：多个处理元件；以及多个存储器，散布在所述多个处理元件之间并耦合到相邻的处理元件；其中所述系统被配置为通过以下操作来解码接收到的编码通信数据：由所述处理元件中的每一个在相应位路径上执行解码操作并生成位统计量，其中相应位路径是编码通信数据的一部分的潜在解码；为了确定要被放弃的位路径的列表的子集，基于所述位统计量对由所述处理元件生成的相应位路径的列表进行排序；对于具有不被放弃的位路径的相应处理元件的至少一个子集：生成两个延长的位路径；在两个延长的位路径上执行解码操作并生成更新后的位统计量；将延长的位路径之一和由相应处理元件生成的更新后的位统计量从与相应处理元件相关联的第一存储器拷贝到与和被确定为要放弃的第二位路径相关联的处理元件相关联的第二存储器。7.如权利要求6所述的系统，其中存储器包括互连所述多个处理元件的路由架构；其中所述拷贝包括在所述路由架构中创建动态路由，以完成所述拷贝。8.如权利要求6所述的系统，其中处理元件中的至少一个被指定为主处理元件；其中所述系统还被配置为：由所述主处理元件传送用于创建到每个其它处理元件的动态路由的指令。9.如权利要求6所述的系统，其中所述排序包括：按照不同次序对与可能附加位值对应的多个位路径的第一列表和与不可能附加位值对应的多个位路径的第二列表进行排序；以及将第一新位路径的排序列表的至少一部分与第二新位路径的排序列表的至少一部分进行比较；响应于所述比较，通过用来自第二新位路径的排序列表的一个或多个位路径替换第一新位路径的排序列表中的一个或多个位路径来创建位路径列表的新子集。1...

【专利技术属性】
技术研发人员：Z·拉扎，K·A·什尔拜，
申请(专利权)人：相干逻辑公司，
类型：发明
国别省市：美国,US