一种平面级联半导体芯片装置及级联方法制造方法及图纸

本发明专利技术公开了一种平面级联半导体芯片装置及级联方法，装置包括：载板；至少两个组装在所述载板同一平面的半导体芯片；其中，每个半导体芯片均具有至少一个盲孔，在组装完成后两个半导体芯片的盲孔位置对应形成一个完整的盲孔；所述的盲孔包括金属化侧壁；填充至所述完整的盲孔并烧结成型的导电填充剂。本发明专利技术采用半导体工艺，在两颗芯片需级联的地方形成一定深度的盲孔，在通过后续的加工制作，在盲孔中实现纳米银浆填充，使得整个芯片级联平面化，有效的避免bond线引入的风险。

A planar cascaded semiconductor chip device and cascade method

The invention discloses a planar cascade semiconductor chip device and a cascade method. The device includes a carrier plate, at least two semiconductor chips assembled on the same plane of the board. Each semiconductor chip has at least one blind hole, and a blind hole position of the 2.5 guide chip is formed to form one after the assembly is completed. Complete blind hole; the blind hole includes a metallized side wall; a conductive filler filled into the complete blind hole and sintered. The invention uses semiconductor technology to form a certain depth of blind holes in the place where two chips need cascading. In the subsequent processing, the nano silver slurry is filled in the blind hole, making the whole chip cascaded and effectively avoiding the risk of introducing the bond line.

【技术实现步骤摘要】
一种平面级联半导体芯片装置及级联方法
本专利技术涉及半导体制造领域，尤其涉及一种平面级联半导体芯片装置及级联方法。
技术介绍
随着科学技术的不断进步，人们的需求日益提升，对半导体芯片的要求越来越高。同时，人们需求的提升，单一芯片虽在结构、功能、集成度越来越复杂，但受限于材质、基础物理理论等因素，往往需要多个不同种类、不同功能的芯片进行级联，例如目前广泛应用的射频前端芯片，从架构上来看，需开关芯片、功率放大芯片、低噪声芯片等多个芯片级联。当前，微波射频芯片多采用金属bond线（邦定线）的方式级联，存在诸多弊端：（1）bond线可靠性有风险：目前为自动化机器bond线，由于bond线多为悬空，在实际使用中，存在bond线与封装材质等接触，导致信号泄漏和bond线断裂的风险。（2）bond线方式会引入部分插损，影响高频性能：一般bond线在微波等效电路中含有电阻和电感，影响高频特性，尤其是毫米波频段。因此需要一种新的装置及方法避免bond线引入的风险，使得平面化的芯片级联效果更好。
技术实现思路
本专利技术的目的在于克服现有技术的不足，提供一种平面级联半导体芯片装置及级联方法，解决现有技术bond线引入的问题。本专利技术的目的是通过以下技术方案来实现的：一种平面级联半导体芯片装置，包括：载板；至少两个组装在所述载板同一平面的半导体芯片；其中，每个半导体芯片均具有至少一个盲孔，在组装完成后两个半导体芯片的盲孔位置对应形成一个完整的盲孔；所述的盲孔包括金属化侧壁；填充至所述完整的盲孔并烧结成型的导电填充剂。进一步地，在组装至所述载板前，所述的半导体芯片表面涂覆有光刻胶并采用光刻工艺形成需蚀刻的图形，并完成曝光和显影，实现定义盲孔位置；之后采用蚀刻工艺，在待级联的半导体芯片上蚀刻出一定深度的盲孔；在导电填充剂填充完成并烧结成型后，去除所述光刻胶。进一步地，所述的导电填充剂为纳米银浆。进一步地，所述的纳米银浆的烧结温度小于等于130℃。进一步地，所述的半导体芯片上设置有金属区域，所述的盲孔分别与金属区域和半导体芯片的外周连接；所述的光刻胶保留一定面积的金属区域不进行涂覆，未被涂覆的金属区域与盲孔连接。进一步地，所述的载板为金属载板或绝缘载板。进一步地，所述的金属化侧壁的材料包括Au、Cu、Ti、Pt及其组合。本专利技术还提供一种平面级联半导体芯片级联方法，包括以下步骤：S01：对待级联的半导体芯片的盲孔采用溅射工艺，形成金属化侧壁；S02：将半导体芯片以盲孔位置相对应的方式组装在载板上，其中组装完成后的两个半导体芯片的盲孔位置对应形成一个完整的盲孔；S03：在所述完整的盲孔中填充导电填充剂，并烧结成型。进一步地，所述的方法还包括以下步骤：S00：在待级联的半导体芯片表面涂覆光刻胶，采用光刻工艺形成需蚀刻的图形，并完成曝光和显影，定义盲孔位置；并采用蚀刻工艺，在待级联的半导体芯片上蚀刻出一定深度的盲孔；S04：去除所述光刻胶。进一步地，所述的导电填充剂为纳米银浆，烧结成型的温度不损伤光刻胶。本专利技术的有益效果是：（1）本专利技术采用半导体工艺，通过金属化侧壁加工以及对应位置组装，并在盲孔中实现导电填充剂填充，使得整个芯片级联平面化，有效的避免bond线引入的风险。（2）本专利技术还提供了一种半导体芯片盲孔的制作，适用于对没有盲孔的半导体芯片制作新的盲孔以及对已有盲孔的半导体芯片制作新的盲孔，采用光刻、ICP-RIE等半导体工艺，对盲孔进行加工，具有精度高，重复性好等优点，尤其适用于高频、大批量生产。（3）本专利技术采用纳米银浆作为导电填充剂，当材料达到纳米量级时，具有很高的表面活性和表面能，烧结温度远低于块体材料，固化后形成的材料具有与块体相似的物理和电学性能。因金属银具有良好的热导率、导电性和抗腐蚀性，使得纳米银浆其低温烧结，可高温服役，使得在制作过程中的温度不高，满足对半导体芯片上具有光刻胶时候的加工，不会对光刻胶进行破坏。同时光刻胶在最后才去除，有利于杜绝纳米银浆对半导体芯片表面的污染。附图说明图1为本专利技术装置实施例一示意图；图2为本专利技术装置实施例二示意图；图3为本专利技术方法流程图；图4为半导体芯片加工之前的示意图；图5为本专利技术方法步骤S00示意图；图6为本专利技术方法步骤S01示意图；图7为本专利技术方法步骤S03示意图；图8为本专利技术方法步骤S04示意图；图9为本专利技术方法步骤S05示意图；图中，1-载板，2-半导体芯片，2-1-第一半导体芯片，2-2-第二半导体芯片，2-3第三半导体芯片，3-导电填充剂，4-金属区域，5-光刻胶，6-盲孔。具体实施方式下面结合附图进一步详细描述本专利技术的技术方案：如图1和图2所示，一种平面级联半导体芯片装置，包括：载板1；至少两个组装在所述载板1同一平面的半导体芯片2；其中，每个半导体芯片2均具有至少一个盲孔6，在组装完成后两个半导体芯片2的盲孔6位置对应形成一个完整的盲孔6；所述的盲孔6包括金属化侧壁；填充至所述完整的盲孔6并烧结成型的导电填充剂3。具体地，图1示出了本装置包括两个半导体芯片2的实施例1，所述的装置包括：载板1；组装在所述载板1同一平面的第一半导体芯片2-1和第二半导体芯片2-2；其中，在本实施例中，第一半导体芯片2-1的右侧和第二半导体芯片2-2的左侧分别具有一个盲孔6，在组装完成后第一半导体芯片2-1和第二半导体芯片2-2的盲孔6位置对应形成一个完整的盲孔6；所述的盲孔6包括金属化侧壁；填充至所述完整的盲孔6并烧结成型的导电填充剂3。而图2示出了本装置包括三个半导体芯片2的实施例2，所述的装置包括：载板1；组装在所述载板1同一平面的第一半导体芯片2-1、第二半导体芯片2-2和第三半导体芯片2-3；其中，在本实施例中，第一半导体芯片2-1的右侧、第二半导体芯片2-2的左侧、第二半导体芯片2-2的下侧、第三半导体芯片2-3的上测分别具有一个盲孔6，在组装完成后第一半导体芯片2-1右侧的盲孔6和第二半导体芯片2-2左侧的盲孔6位置对应形成一个完整的盲孔6，同时第二半导体芯片2-2下侧的盲孔6和第三半导体芯片2-3上侧的盲孔6位置对应也形成一个完整的盲孔6；所述的盲孔6包括金属化侧壁；填充至两个所述完整的盲孔6并烧结成型的导电填充剂3。而在上述任意一个实施例中，所述的半导体芯片2可以是开关芯片、功率放大芯片、低噪声芯片中的任意一种或者多种，根据实际的输入输出关系进行选择。更优地，在上述任意一个实施例中，在组装至所述载板1前，所述的半导体芯片2表面涂覆有光刻胶5并采用光刻工艺形成需蚀刻的图形，并完成曝光和显影，实现定义盲孔6位置；之后采用蚀刻工艺，在待级联的半导体芯片2上蚀刻出一定深度的盲孔6；并且在导电填充剂3填充完成并烧结成型后，去除所述光刻胶5。其中，如果在盲孔6蚀刻后立刻取出光刻胶5，在之后填充纳米银浆（下述优选实施例），由于纳米银浆是胶体，会存在纳米银浆污染芯片表面的状况，如果芯片表面未做SiN钝化层，会直接导致芯片失效。即本步骤不仅可以实现盲孔6的加工，还可以对没有钝化层的半导体芯片2的表面进行保护，杜绝纳米银浆对半导体芯片2表面的污染。更优地，在上述任意一个实施例中，所述的导电填充剂3为纳米银浆。其中，纳米银以其出色的电学特性已广泛应用于芯片制作中。材料科学研究表明当材料达到纳米量本文档来自技高网...

【技术保护点】
1.一种平面级联半导体芯片装置，其特征在于：包括：载板；至少两个组装在所述载板同一平面的半导体芯片；其中，每个半导体芯片均具有至少一个盲孔，在组装完成后两个半导体芯片的盲孔位置对应形成一个完整的盲孔；所述的盲孔包括金属化侧壁；填充至所述完整的盲孔并烧结成型的导电填充剂。

【技术特征摘要】
1.一种平面级联半导体芯片装置，其特征在于：包括：载板；至少两个组装在所述载板同一平面的半导体芯片；其中，每个半导体芯片均具有至少一个盲孔，在组装完成后两个半导体芯片的盲孔位置对应形成一个完整的盲孔；所述的盲孔包括金属化侧壁；填充至所述完整的盲孔并烧结成型的导电填充剂。2.根据权利要求1所述的一种平面级联半导体芯片装置，其特征在于：在组装至所述载板前，所述的半导体芯片表面涂覆有光刻胶并采用光刻工艺形成需蚀刻的图形，并完成曝光和显影，实现定义盲孔位置；之后采用蚀刻工艺，在待级联的半导体芯片上蚀刻出一定深度的盲孔；在导电填充剂填充完成并烧结成型后，去除所述光刻胶。3.根据权利要求2所述的一种平面级联半导体芯片装置，其特征在于：所述的导电填充剂为纳米银浆。4.根据权利要求3所述的一种平面级联半导体芯片装置，其特征在于：所述的纳米银浆的烧结温度小于等于130℃。5.根据权利要求2所述的一种平面级联半导体芯片装置，其特征在于：所述的半导体芯片上设置有金属区域，所述的盲孔分别与金属区域和半导体芯片的外周连接；所述的光刻胶保留一定面积的金属区域不进行涂覆，...

【专利技术属性】
技术研发人员：陈一峰，
申请(专利权)人：成都海威华芯科技有限公司，
类型：发明
国别省市：四川,51