BARITT二极管的集成制造技术

在所描述实例中，一种经竖直定向的BARITT二极管(108)形成在集成电路(100)中。所述BARITT二极管(108)具有：源极(126)，其接近于所述集成电路(100)的衬底(102)的顶部表面；漂移区(128)，其在所述衬底(102)的半导体材料中紧接在所述源极(126)下方；以及集电极(130)，其在所述衬底(102)的所述半导体材料中紧接在所述漂移区(128)下方。介电隔离结构(132)侧向地环绕所述漂移区(128)，从所述源极(126)延伸到所述集电极(130)。所述源极(126)可以任选地包含硅锗层或可以任选地包含肖特基势垒触点。

Integration of BARITT diodes

In the described example, a vertically oriented BARITT diode (108) is formed in the integrated circuit (100). The BARITT diode (108) has a top surface (126), which is close to the top surface of the substrate (102) of the integrated circuit (100); a drift area (128) is immediately below the source (126) in the semiconductor material of the substrate (102); and the collector (130) is closely connected in the semiconductor material of the substrate (102). The drift region (128) is described below. The dielectric isolation structure (132) surrounds the drift region (128) laterally, extending from the source (126) to the collector (130). The source (126) can optionally contain a SiGe layer or optionally contain Schottky barrier contacts.

【技术实现步骤摘要】
【国外来华专利技术】BARITT二极管的集成本公开涉及集成电路，且更具体地说，涉及集成电路中的微波组件。
技术介绍
用于例如汽车碰撞警报系统的低成本应用的大多数微波雷达系统使用多普勒信号处理。多普勒效应(或多普勒频移)是观测器相对于其目标移动的反射波(或其它周期性事件)的频率的改变。可以使用多普勒信号处理来将反射信号与寄生噪声分离并测量移动目标的速度。然而，多普勒检测具挑战性，这是因为回波信号是来自反射而非来自基带站。因此，需要低噪声多普勒检测器。作为离散装置，势垒注入渡越时间(BARrierInjectionTransit-Time；BARITT)二极管已在自混频微波多普勒系统中展现较高敏感度。然而，对于低成本应用，离散装置系统的制造成本和复杂度不合期望地较高。
技术实现思路
在所描述实例中，一种集成电路包含晶体管和经竖直定向的BARITT二极管。BARITT二极管具有：源极，其被安置成接近于所述集成电路的衬底的顶部表面；漂移区，其被安置在所述衬底的半导体材料中在所述源极下方；以及集电极，其被安置在所述衬底的所述半导体材料中在所述漂移区下方。一种介电隔离结构侧向地环绕所述漂移区，从所述源极延伸到所述集电极。附图说明图1是含有BARITT二极管的实例集成电路的横截面。图2A到2F是实例形成工艺的关键阶段中描绘的图1的集成电路的横截面。图3是含有BARITT二极管的另一实例集成电路的横截面。图4是含有BARITT二极管的另一实例集成电路的横截面。图5是形成在SOI衬底上含有BARITT二极管的另外实例集成电路的横截面。图6是含有BARITT二极管的另一实例集成电路的横截面。具体实施方式所述图式未必按比例绘制。可在不具有特定细节中的一或多个或在具有其它方法的情况下实践实例实施例。在其它情况下，未详细展示熟知结构或操作以避免混淆实例实施例。一些动作可以不同次序发生和/或与其它动作或事件同时发生。此外，实施根据实例实施例的方法不需要所有所说明的动作或事件。可以通过以下操作而在集成电路中形成经竖直定向的BARITT二极管：在集成电路的衬底的基于硅的半导体材料中在衬底的顶部表面下方的至少一微米的深度处形成具有第一导电类型的集电极；和直接在集电极上接近于顶部表面形成源极。衬底的在源极与集电极之间的半导体材料提供BARITT二极管的漂移区。介电隔离结构侧向地环绕漂移区且从源极延伸到集电极。源极可以是衬底的半导体材料的重掺杂区，可以包含肖特基势垒，且可以包含硅锗层。集电极可以是衬底中的内埋层。介电隔离结构可以是场氧化物。本文中所公开的实例将描述具有p型漂移区的BARITT二极管。具有n型漂移区的类似BARITT二极管可以经形成掺杂剂和导电性极性进行适当改变。图1是含有BARITT二极管的实例集成电路的横截面。集成电路100包含衬底102，衬底102包含掺杂剂密度为1×1014cm-3到1×1016cm-3的p型半导体材料104，所述掺杂剂密度对应于为约100ohm-cm到1ohmcm的体电阻率。集成电路100包含n沟道金属氧化物半导体(NMOS)晶体管106和BARITT二极管108。NMOS晶体管106安置在浅p型阱110中且包含安置在衬底102的顶部表面114处的栅极介电层112和安置在栅极介电层112上的栅极116。任选的栅极侧壁间隔件118可以被安置成邻近于栅极116。NMOS晶体管包含衬底102中邻近于栅极116的n型源极和漏极区120。可以通过第一深n型阱122来将浅p型阱110与p型半导体材料104隔离，第一深n型阱122在衬底102中在浅p型阱110下方延伸。如图1中所描绘的具有浅沟槽隔离(STI)结构的场氧化物124可以侧向地隔离NMOS晶体管106。BARITT二极管108包含源极126、安置在衬底102中紧接在源极126下方的经竖直定向的漂移区128，以及被安置在衬底102中紧接在漂移区128下方的集电极130。介电隔离结构132侧向地环绕漂移区128。漂移区128和介电隔离结构132从源极126竖直地延伸到集电极130。漂移区128不含除了源极126和集电极130以外的外部电连接件。在这个实例中，源极126可以是衬底102中的n型区。由于同时形成，所以BARITT二极管108的源极126与NMOS晶体管106的源极和漏极区120可以具有基本上相同的n型掺杂剂分布。漂移区128可以是p型半导体材料104的一部分，平均掺杂剂密度是1×1014cm-3到1×1016cm-3。漂移区128可以不含除了p型半导体材料104的掺杂剂以外的额外掺杂剂，使得相较于通过将掺杂剂植入到衬底102中所获得的掺杂剂分布，漂移区128中的掺杂剂分布有利地更均一。集电极130可以是平均掺杂剂密度为至少1×1018cm-3的n型内埋层130，所述平均掺杂剂密度可以有利地减小BARITT二极管108的串联电阻。介电隔离结构132可以是通过STI工艺形成的场氧化物124，场氧化物124有可能与隔离NMOS晶体管106的场氧化物124同时形成。漂移区128的平均宽度134可以是1微米到5微米，其具有圆形侧向形状，与其它侧向形状相比较，此可以有利地减小BARITT二极管108的大小。与其它侧向形状相比较，圆形侧向形状还可减小介电隔离结构132处漂移区128中的载剂的再结合，此可以有利地减少电流穿过BARITT二极管108的噪声。漂移区128的高度136可以是2微米到5微米，从而提供BARITT二极管108所希望的操作频率。在这个实例中，BARITT二极管108可以包含衬底102中在介电隔离结构132外部的第二深n型阱138，其延伸到集电极130。由于同时形成，所以第二深n型阱138的n型掺杂剂的分布可以与第一深n型阱122的n型掺杂剂分布相似。BARITT二极管108可以进一步包含衬底102中在第二深n型阱138上方并与第二深n型阱138接触的n型集电极接触区140。由于同时形成，所以NMOS晶体管106的集电极接触区140与源极和漏极区120可以具有基本上相同的掺杂剂分布。BARITT二极管108可以被任选的深沟槽142环绕，深沟槽142侧向地将集电极130和第二深n型阱138与p型半导体材料104隔离。在集成电路100中将BARITT二极管108与例如NMOS晶体管106的其它组件集成可以有利地降低含有集成电路100的电子系统的制造和装配成本。图2A到2F是实例形成工艺的关键阶段中描绘的图1的集成电路的横截面。参看图2A，形成集成电路100开始于提供衬底102，衬底102可以是硅晶片或其它合适的衬底。集电极130在BARITT二极管108的区域中形成在衬底102的p型半导体材料104中。衬底102可以以硅晶片开始，其中p型半导体材料104的第一部分延伸到硅晶片的顶部表面。p型半导体的第一部分有可能是形成在重掺杂块体硅晶片上的第一p型外延层。在BARITT二极管108的区域中将例如砷和锑的n型掺杂剂植入到p型半导体材料104的部分中，且所述n型掺杂剂随后在热驱动工艺期间发生扩散，热驱动工艺使氧化层在硅晶片上生长。移除氧化层，且将第二p型外延层形成在第一外延层上以提供衬底102。n型掺杂剂在形成第二外延层以形成集电极130期间进一步扩散成n型内埋层本文档来自技高网...

【技术保护点】
1.一种集成电路，其包括：衬底，其包括具有第一导电类型的半导体材料；所述集成电路的晶体管；以及势垒注入渡越时间BARITT二极管，其包括：源极，其被安置成接近于所述衬底的顶部表面；经竖直定向的漂移区，其被安置在所述半导体材料中紧接在所述源极下方，所述漂移区具有所述第一导电类型；集电极，其被安置在所述衬底中紧接在所述漂移区下方，所述集电极具有相反的第二导电类型；和介电隔离结构，其侧向地环绕所述漂移区，所述介电隔离结构从所述源极延伸到所述集电极，所述经竖直定向的漂移区不含除了所述源极和所述集电极以外的外部电连接件。

【技术特征摘要】
【国外来华专利技术】2015.11.04 US 14/932,9301.一种集成电路，其包括：衬底，其包括具有第一导电类型的半导体材料；所述集成电路的晶体管；以及势垒注入渡越时间BARITT二极管，其包括：源极，其被安置成接近于所述衬底的顶部表面；经竖直定向的漂移区，其被安置在所述半导体材料中紧接在所述源极下方，所述漂移区具有所述第一导电类型；集电极，其被安置在所述衬底中紧接在所述漂移区下方，所述集电极具有相反的第二导电类型；和介电隔离结构，其侧向地环绕所述漂移区，所述介电隔离结构从所述源极延伸到所述集电极，所述经竖直定向的漂移区不含除了所述源极和所述集电极以外的外部电连接件。2.根据权利要求1所述的集成电路，其中：所述第一导电类型是p型；所述第二导电类型是n型；且所述集电极是n型内埋层。3.根据权利要求1所述的集成电路，其中所述介电隔离结构是具有浅沟槽隔离STI结构的场氧化物，所述介电隔离结构在所述衬底中的深度是2微米到5微米。4.根据权利要求1所述的集成电路，其中：所述第一导电类型是p型；所述第二导电类型是n型；且所述源极是安置在所述衬底中的n型扩散区，所述源极的n型掺杂剂分布与所述集成电路中的n沟道金属氧化物半导体NMOS晶体管的n型源极/漏极区基本上相同。5.根据权利要求1所述的集成电路，其中所述源极包含肖特基势垒接点。6.根据权利要求1所述的集成电路，其中所述源极包含硅锗层。7.根据权利要求6所述的集成电路，其中所述BARITT二极管的所述源极的所述硅锗层的组成与所述集成电路中的双极晶体管的基极中的硅锗层基本上相同。8.根据权利要求1所述的集成电路，其中所述BARITT二极管包括具有所述第二导电类型的深阱，所述深阱环绕所述介电隔离结构并延伸到所述集电极。9.根据权利要求1所述的集成电路，其中所述衬底是绝缘体上硅SOI衬底。10.根据权利要求1所述的集成电路，其中：所述源极是具有第一源极区段和单独的第二源极区段的分布式源极；且所述漂移区是具有第一漂移区段和单独的第二漂移区段的分布式漂移区。11.一种形成集成电路的方法，所述方法包括：提供衬底，所述衬底包括具有第一导电类型的半导体材料；形成所述集成电路的晶体管；以及通过一种工艺形成BARITT二极管，所述工艺包括：在所述衬底中形成集电极，所述集...

【专利技术属性】
技术研发人员：毕晓川，T·L·克拉科斯基，S·巴纳吉，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：美国,US