一种半导体器件及制备方法、电子装置制造方法及图纸

本发明专利技术涉及一种半导体器件及制备方法、电子装置。所述方法包括：提供半导体衬底，在所述半导体衬底上形成有多列条状鳍片，所述条状鳍片中形成有凹槽，所述凹槽在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；在所述半导体衬底上形成隔离材料层至所述鳍片结构的顶部，所述隔离材料层包括第一部分和第二部分，所述第一部分填充于所述凹槽以及在所述条状鳍片排列方向上的相邻两个所述凹槽之间的间隔内，所述第二部分填充于在所述排列方向上相邻的两个所述鳍片结构之间的间隔内；对所述第一部分进行处理，以使处理后的所述第一部分的表层的蚀刻速率小于所述第二部分的蚀刻速率；蚀刻所述第二部分至所述鳍片结构的顶部以下。

Semiconductor device, preparation method and electronic device

The invention relates to a semiconductor device, a preparation method and an electronic device. The methods include providing a semiconductor substrate, forming a multi bar fin on the semiconductor substrate, and forming a groove in the strip fins that divide the Striped fins into a spaced fin structure in the direction of the strip fins; and a isolation material is formed on the semiconductor substrate. The layer covers the top of the fin structure, and the isolation material layer includes the first part and the second part, the first part is filled in the groove and the interval between the two adjacent recesses in the direction of the Striped fin, and the second part is filled with two fins adjacent to the arrangement direction. Within the interval between the pieces, the first part is processed to make the etching rate of the surface layer of the first part of the processing less than the etching rate of the second part; the second part is etched below the top of the fin structure.

【技术实现步骤摘要】
一种半导体器件及制备方法、电子装置
本专利技术涉及半导体
，具体而言涉及一种半导体器件及制备方法、电子装置。
技术介绍
随着半导体技术的不断发展，集成电路性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。目前，由于高器件密度、高性能和低成本的需求，半导体工业已经进步到纳米技术工艺节点，半导体器件的制备受到各种物理极限的限制。随着CMOS器件尺寸的不断缩小，来自制造和设计方面的挑战促使了三维设计如鳍片场效应晶体管(FinFET)的发展。相对于现有的平面晶体管，FinFET是用于20nm及以下工艺节点的先进半导体器件，其可以有效控制器件按比例缩小所导致的难以克服的短沟道效应，还可以有效提高在衬底上形成的晶体管阵列的密度，同时，FinFET中的栅极环绕鳍片(鳍形沟道)设置，因此能从三个面来控制静电，在静电控制方面的性能也更突出。为了进一步提高FinFET工艺中器件的密度，可以设计很多单扩散区切断(singlediffusionbreak，SDB)来形成更多的更窄的浅沟槽隔离，以节省栅极阵列的区域。在形成所述SDB的双图案工艺需要更加准确的蚀刻偏差控制以及在蚀刻工艺中需要更大的蚀刻选择比。其中，所述单扩散区切断(singlediffusionbreak，SDB)的制备过程中填充于所述单扩散区切断隔离中隔离材料层的高度成为控制栅极结构到衬底泄漏的关键因素。因此，有必要提出一种新的半导体器件及制备方法，以解决现有的技术问题。
技术实现思路
在
技术实现思路
部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本专利技术的专利技术内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。为了克服目前存在的问题，本专利技术提供了一种半导体器件的制备方法，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有多列条状鳍片，所述条状鳍片中形成有凹槽，所述凹槽在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；在所述半导体衬底上形成隔离材料层至所述鳍片结构的顶部，以填充所述凹槽并填充多列所述条状鳍片之间的间隙，所述隔离材料层包括第一部分和第二部分，所述第一部分填充于所述凹槽以及在所述条状鳍片排列方向上的相邻两个所述凹槽之间的间隔内，所述第二部分填充于在所述排列方向上相邻的两个所述鳍片结构之间的间隔内；对所述第一部分进行处理，以使处理后的所述第一部分的表层的蚀刻速率小于所述第二部分的蚀刻速率；蚀刻所述第二部分至所述鳍片结构的顶部以下。可选地，对所述第一部分进行氧化致密化，以在所述第一部分的表层形成蚀刻速率小于所述第二部分的致密层。可选地，形成所述致密层的方法包括：形成第一隔离材料层至所述鳍片结构的顶部，以填充所述凹槽并填充多列所述条状鳍片之间的间隙；在所述鳍片结构和所述第一隔离材料层上形成掩膜层，所述掩膜层中形成有开口并露出所述凹槽以及在所述条状鳍片排列方向上的相邻两个所述凹槽之间的间隔内的所述第一隔离材料层；对露出的所述第一隔离材料层进行氧化致密化。可选地，对所述第一隔离材料层进行氧化致密化之后、蚀刻去除所述第二部分之前所述方法还包括：形成第二隔离材料层，以填充所述开口；对所述开口中的所述第二隔离材料层进行氧化致密化，以得到所述第一部分。可选地，对所述第二隔离材料层进行氧化致密化之后、蚀刻去除所述第二部分之前所述方法还包括湿法去除所述掩膜层的步骤。可选地，蚀刻所述第二部分之后所述方法还包括：平坦化所述致密层至所述鳍片结构的顶部或以上。可选地，蚀刻所述第二部分至所述鳍片结构的顶部以下、所述致密层的底端以上。可选地，在形成所述隔离材料层之前所述方法还包括在所述凹槽的表面以及所述鳍片结构的表面形成衬垫层的步骤。可选地，所述隔离材料层选用氧化物。本专利技术还提供了一种半导体器件，所述半导体器件包括：半导体衬底，所述半导体衬底上形成有多列间隔的条状鳍片，所述条状鳍片中形成有凹槽，所述凹槽在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；位于所述半导体衬底上的隔离材料层，包括第一部分和第二部分，所述第一部分填充于所述凹槽以及在所述条状鳍片排列方向上的相邻两个所述凹槽之间的间隔内，所述第二部分填充于在所述排列方向上相邻的两个所述鳍片结构之间的间隔内；所述第一部分的表层的蚀刻速率比所述第二部分的蚀刻速率小，所述第一部分不低于所述鳍片结构，所述第二部分低于所述鳍片结构。可选地，所述第一部分的表层为所述隔离材料层经氧化致密化后的致密层。可选地，所述第二部分的高度在所述致密层的底端以上。可选地，所述隔离材料层选用氧化物。本专利技术还提供了一种电子装置，所述电子装置包括上述的半导体器件。为了解决目前工艺中存在的上述问题，本专利技术提供了一种半导体器件的制备方法，在所述方法中首先形成包括第一部分和第二部分的隔离材料层，所述第一部分填充于所述凹槽以及在所述条状鳍片排列方向上的相邻两个所述凹槽之间的间隔内，所述第二部分填充于在所述排列方向上相邻的两个所述鳍片结构之间的间隔内，然后对所述第一部分进行处理，以使处理后的所述第一部分的表层的蚀刻速率小于所述第二部分的蚀刻速率；正由于所述第一部分的蚀刻速率小，从而可以保持原始的高度，不会造成损失。本专利技术的半导体器件，由于采用了上述制造方法，因而同样具有上述优点。本专利技术的电子装置，由于采用了上述半导体器件，因而同样具有上述优点。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1示出了本专利技术的一个实施例中所述半导体器件的制备工艺流程图；图2示出了本专利技术的一个实施例中实施所述半导体器件的制备方法所获得结构的示意图；其中，左侧图形为三维立体结构示意图，右侧图形为沿条状鳍片延伸方向的剖面示意图；图3示出了本专利技术的一个实施例中实施所述半导体器件的制备方法所获得结构的另一示意图；其中，左侧图形为三维立体结构示意图，右侧图形为沿条状鳍片延伸方向的剖面示意图；图4示出了本专利技术的一个实施例中实施所述半导体器件的制备方法所获得结构的沿条状鳍片延伸方向的剖面示意图；图5示出了本专利技术的一个实施例中实施所述半导体器件的制备方法所获得结构的沿条状鳍片延伸方向的剖面示意图；图6示出了本专利技术的一个实施例中实施所述半导体器件的制备方法所获得结构的又一示意图；其中，左侧图形为三维立体结构示意图，右侧图形为沿条状鳍片延伸方向的剖面示意图；图7示出了本专利技术的一个实施例中实施所述半导体器件的制备方法所获得结构的再一示意图；其中，左侧图形为三维立体结构示意图，右侧图形为沿条状鳍片延伸方向的剖面示意图；图8示出了本专利技术的一个实施例中实施所述半导体器件的制备方法所获得结构的三维立体结构示意图；图9示出了根据本专利技术一实施方式的电子装置的示意图。具体实施方式在下文的描述中，给出了大量具体的细节以便提供对本专利技术更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本专利技术可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本专利技术发生混淆，对于本领域公知的一些技术特征未进行描述。应当理解的是，本专利技术能够以不同形式实施，而不应当解释为局限于这里提出的实施例。本文档来自技高网...

【技术保护点】
1.一种半导体器件的制备方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有多列条状鳍片，所述条状鳍片中形成有凹槽，所述凹槽在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；在所述半导体衬底上形成隔离材料层至所述鳍片结构的顶部，以填充所述凹槽并填充多列所述条状鳍片之间的间隙，所述隔离材料层包括第一部分和第二部分，所述第一部分填充于所述凹槽以及在所述条状鳍片排列方向上的相邻两个所述凹槽之间的间隔内，所述第二部分填充于在所述排列方向上相邻的两个所述鳍片结构之间的间隔内；对所述第一部分进行处理，以使处理后的所述第一部分的表层的蚀刻速率小于所述第二部分的蚀刻速率；蚀刻所述第二部分至所述鳍片结构的顶部以下。

【技术特征摘要】
1.一种半导体器件的制备方法，其特征在于，所述方法包括：提供半导体衬底，在所述半导体衬底上形成有多列条状鳍片，所述条状鳍片中形成有凹槽，所述凹槽在所述条状鳍片的延伸方向上将所述条状鳍片分割为相互间隔的鳍片结构；在所述半导体衬底上形成隔离材料层至所述鳍片结构的顶部，以填充所述凹槽并填充多列所述条状鳍片之间的间隙，所述隔离材料层包括第一部分和第二部分，所述第一部分填充于所述凹槽以及在所述条状鳍片排列方向上的相邻两个所述凹槽之间的间隔内，所述第二部分填充于在所述排列方向上相邻的两个所述鳍片结构之间的间隔内；对所述第一部分进行处理，以使处理后的所述第一部分的表层的蚀刻速率小于所述第二部分的蚀刻速率；蚀刻所述第二部分至所述鳍片结构的顶部以下。2.根据权利要求1所述的方法，其特征在于，对所述第一部分进行氧化致密化，以在所述第一部分的表层形成蚀刻速率小于所述第二部分的致密层。3.根据权利要求2所述的方法，其特征在于，形成所述致密层的方法包括：形成第一隔离材料层至所述鳍片结构的顶部，以填充所述凹槽并填充多列所述条状鳍片之间的间隙；在所述鳍片结构和所述第一隔离材料层上形成掩膜层，所述掩膜层中形成有开口并露出所述凹槽以及在所述条状鳍片排列方向上的相邻两个所述凹槽之间的间隔内的所述第一隔离材料层；对露出的所述第一隔离材料层进行氧化致密化。4.根据权利要求3所述的方法，其特征在于，对所述第一隔离材料层进行氧化致密化之后、蚀刻去除所述第二部分之前所述方法还包括：形成第二隔离材料层，以填充所述开口；对所述开口中的所述第二隔离材料层进行氧化致密化，以得到所述第一部分。5.根据权利要求4所述的方法，其特征在于，对所述第二隔离材...

【专利技术属性】
技术研发人员：张海洋，肖芳元，蒋鑫，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31