LDMOS器件及其制造方法技术

技术编号:18578104 阅读:18 留言:0更新日期:2018-08-01 13:13
本发明专利技术公开了一种LDMOS器件及其制造方法,涉及半导体技术领域。该LDMOS器件包括:具有第一导电类型的第一区域;位于该第一区域内的具有第二导电类型的漂移区域,该第二导电类型与该第一导电类型相反;以及具有第一导电类型的多个第二区域,该第二区域位于该漂移区域内并沿该漂移区域的深度方向延伸至第一区域,相邻的第二区域间隔开。本发明专利技术的LDMOS器件可以提高器件的击穿电压,并可以提高器件性能。

LDMOS devices and their manufacturing methods

The invention discloses a LDMOS device and a manufacturing method thereof, relating to the semiconductor technology field. The LDMOS device consists of a first area with a first conductive type, a drift region with second conductive types in the first region, the second conductive type opposite to the first conductive type, and a plurality of second regions with the first conductive type, which is located in the drift region and along the drift area. The depth direction of the domain extends to the first area, and the adjacent second regions are spaced apart. The LDMOS device of the invention can improve the breakdown voltage of the device and improve the device performance.

【技术实现步骤摘要】
LDMOS器件及其制造方法
本专利技术涉及半导体
,特别涉及一种LDMOS(LateralDiffusionMetalOxideSemiconductor,横向扩散金属氧化物半导体)器件及其制造方法。
技术介绍
LDMOS器件在功率器件市场中占据相当大的部分。在传统的LDMOS中,使用低掺杂N型注入形成N漏极漂移区,并使用P型注入形成P阱区,在N漏极漂移区与P阱区之间存在间隔。随着马达、移动设备等的发展,LDMOS器件发展越来越多。目前存在许多方法来制造具有不同结构和性能的LDMOS器件。但是高级应用尤其是移动应用持续增加对高性能LDMOS的需求,从而延长电池时间。但是很难在不降低BV(BreakdownVoltage,击穿电压)的情况下实现高性能。当前经常需要在BVds(源漏之间的击穿电压)和Rdson(源漏之间的导通电阻)之间进行权衡。
技术实现思路
本专利技术的专利技术人发现上述现有技术中存在问题,并因此针对所述问题中的至少一个问题提出了一种新的技术方案。根据本专利技术的第一方面,提供了一种LDMOS器件,包括:具有第一导电类型的第一区域;位于所述第一区域内的具有第二导电类型的漂移区域,所述第二导电类型与所述第一导电类型相反;以及具有所述第一导电类型的多个第二区域,所述第二区域位于所述漂移区域内并沿所述漂移区域的深度方向延伸至所述第一区域,相邻的所述第二区域间隔开。在一个实施例中,所述多个第二区域中,相邻的第二区域的距离范围为0.3微米至0.7微米。在一个实施例中,所述第二区域的掺杂浓度大于所述漂移区域的掺杂浓度。在一个实施例中,所述第二区域的掺杂浓度的范围为2.0×1012atom/cm3至1.0×1013atom/cm3。在一个实施例中,所述第一导电类型为P型,所述第二导电类型为N型;或者所述第一导电类型为N型,所述第二导电类型为P型。在一个实施例中,所述LDMOS器件还包括:位于所述第一区域内的具有第一导电类型的阱区;其中所述漂移区域与所述阱区间隔开。在一个实施例中,所述LDMOS器件还包括:位于所述第一区域之上的栅极结构;以及在所述阱区中的源区和在所述漂移区域中的漏区;其中,所述源区和所述漏区分别在所述栅极结构两侧。在一个实施例中,所述LDMOS器件还包括:在所述第一区域中的第一沟槽隔离部和第二沟槽隔离部,其中,所述第一沟槽隔离部在所述阱区中且与所述源区邻接,所述第二沟槽隔离部在所述漂移区域中且与所述漏区邻接;以及位于所述阱区中的体接触区,其中所述体接触区和所述源区分别在所述第一沟槽隔离部的两侧。在一个实施例中,所述栅极结构包括:位于所述第一区域上的栅极绝缘物层,在所述栅极绝缘物层上的栅极,以及在所述栅极的侧面上的间隔物;其中,所述栅极的一部分和所述间隔物的一部分位于所述第二沟槽隔离部之上。在上述LDMOS器件中,形成有多个间隔开的第二区域,该第二区域位于漂移区域内并沿该漂移区域的深度方向延伸至第一区域,这样当在LDMOS器件上施加电压时,这些第二区域可以扩大漂移区域到阱区的耗尽区宽度,使得该电场分布更加分散,从而可以减小分布在耗尽区上的电场密度,这样可以提高器件的源漏之间的击穿电压,并可以提高器件性能。根据本专利技术的第二方面,提供了一种LDMOS器件的制造方法,,包括:提供半导体结构,所述半导体结构包括具有第一导电类型的第一区域;形成位于所述第一区域内的具有第二导电类型的漂移区域,所述第二导电类型与所述第一导电类型相反;以及对所述半导体结构执行掺杂以形成具有所述第一导电类型的多个第二区域,所述第二区域位于所述漂移区域内并沿所述漂移区域的深度方向延伸至所述第一区域,相邻的所述第二区域间隔开。在一个实施例中,所述多个第二区域中,相邻的第二区域的距离范围为0.3微米至0.7微米。在一个实施例中,所述第二区域的掺杂浓度大于所述漂移区域的掺杂浓度。在一个实施例中,所述第二区域的掺杂浓度的范围为2.0×1012atom/cm3至1.0×1013atom/cm3。在一个实施例中,通过离子注入工艺执行所述掺杂,所述离子注入的能量范围为500KeV至800KeV;其中,所述第一导电类型为P型,所述第二导电类型为N型,所述离子注入的杂质为P型杂质;或者所述第一导电类型为N型,所述第二导电类型为P型,所述离子注入的杂质为N型杂质。在一个实施例中,对所述半导体结构执行掺杂以形成所述多个第二区域的步骤包括:在所述半导体结构上形成图案化的掩模层,所述掩模层具有多个露出所述半导体结构的部分的开口,所述开口位于所述漂移区域之上;通过所述多个开口对所述半导体结构执行掺杂以形成多个第二区域;以及去除所述掩模层。在一个实施例中,在形成所述漂移区域的步骤中,所述方法还包括:形成位于所述第一区域内的具有第一导电类型的阱区;其中所述漂移区域与所述阱区间隔开。在一个实施例中,所述方法还包括:在所述第一区域之上形成栅极结构;以及在所述阱区中形成源区并在所述漂移区域中形成漏区;其中,所述源区和所述漏区分别在所述栅极结构两侧。在一个实施例中,在提供所述半导体结构的步骤中,所述半导体结构还包括:在所述第一区域中的第一沟槽隔离部和第二沟槽隔离部;其中,形成所述漂移区域的步骤使得所述第二沟槽隔离部在所述漂移区域中;形成所述阱区的步骤使得所述第一沟槽隔离部在所述阱区中;在形成所述源区的过程中,所述源区与所述第一沟槽隔离部邻接;在形成所述漏区的过程中,所述漏区与所述第二沟槽隔离部邻接。在一个实施例中,在形成所述第二区域的步骤中,通过所述第二沟槽隔离部对所述半导体结构执行所述掺杂以形成第二区域。在一个实施例中,所述方法还包括:在所述阱区中形成体接触区,其中所述体接触区和所述源区分别在所述第一沟槽隔离部的两侧。在一个实施例中,所述栅极结构包括:位于所述第一区域上的栅极绝缘物层,在所述栅极绝缘物层上的栅极,以及在所述栅极的侧面上的间隔物;其中,所述栅极的一部分和所述间隔物的一部分位于所述第二沟槽隔离部之上。在上述LDMOS器件的制造方法中,形成了多个间隔开的第二区域,该第二区域位于漂移区域内并沿该漂移区域的深度方向延伸至第一区域,这样当在LDMOS器件上施加电压时,这些第二区域可以扩大漂移区域到阱区的耗尽区宽度,使得该电场分布更加分散,从而可以减小分布在耗尽区上的电场密度,这样可以提高器件的源漏之间的击穿电压,并可以提高器件性能。附图说明构成说明书的一部分的附图描述了本专利技术的实施例,并且连同说明书一起用于解释本专利技术的原理。参照附图,根据下面的详细描述,可以更加清楚地理解本专利技术,其中:图1是示出根据本专利技术一个实施例的LDMOS器件的制造方法的流程图。图2是示意性地示出根据本专利技术一个实施例的LDMOS器件的制造过程中一个阶段的结构的横截面图。图3是示意性地示出根据本专利技术一个实施例的LDMOS器件的制造过程中一个阶段的结构的横截面图。图4是示意性地示出根据本专利技术一个实施例的LDMOS器件的制造过程中一个阶段的结构的横截面图。图5是示意性地示出根据本专利技术一个实施例的LDMOS器件的制造过程中一个阶段的结构的横截面图。图6是示意性地示出根据本专利技术一个实施例的LDMOS器件的制造过程中一个阶段的结构的横截面图。图7是示意性地示出根据本专利技术一个实施例的LDMOS器件的本文档来自技高网...

【技术保护点】
1.一种LDMOS器件,其特征在于,包括:具有第一导电类型的第一区域;位于所述第一区域内的具有第二导电类型的漂移区域,所述第二导电类型与所述第一导电类型相反;以及具有所述第一导电类型的多个第二区域,所述第二区域位于所述漂移区域内并沿所述漂移区域的深度方向延伸至所述第一区域,相邻的所述第二区域间隔开。

【技术特征摘要】
1.一种LDMOS器件,其特征在于,包括:具有第一导电类型的第一区域;位于所述第一区域内的具有第二导电类型的漂移区域,所述第二导电类型与所述第一导电类型相反;以及具有所述第一导电类型的多个第二区域,所述第二区域位于所述漂移区域内并沿所述漂移区域的深度方向延伸至所述第一区域,相邻的所述第二区域间隔开。2.根据权利要求1所述的LDMOS器件,其特征在于,所述多个第二区域中,相邻的第二区域的距离范围为0.3微米至0.7微米。3.根据权利要求1所述的LDMOS器件,其特征在于,所述第二区域的掺杂浓度大于所述漂移区域的掺杂浓度。4.根据权利要求1所述的LDMOS器件,其特征在于,所述第二区域的掺杂浓度的范围为2.0×1012atom/cm3至1.0×1013atom/cm3。5.根据权利要求1所述的LDMOS器件,其特征在于,所述第一导电类型为P型,所述第二导电类型为N型;或者所述第一导电类型为N型,所述第二导电类型为P型。6.根据权利要求1所述的LDMOS器件,其特征在于,还包括:位于所述第一区域内的具有第一导电类型的阱区;其中所述漂移区域与所述阱区间隔开。7.根据权利要求6所述的LDMOS器件,其特征在于,还包括:位于所述第一区域之上的栅极结构;以及在所述阱区中的源区和在所述漂移区域中的漏区;其中,所述源区和所述漏区分别在所述栅极结构两侧。8.根据权利要求7所述的LDMOS器件,其特征在于,还包括:在所述第一区域中的第一沟槽隔离部和第二沟槽隔离部,其中,所述第一沟槽隔离部在所述阱区中且与所述源区邻接,所述第二沟槽隔离部在所述漂移区域中且与所述漏区邻接;以及位于所述阱区中的体接触区,其中所述体接触区和所述源区分别在所述第一沟槽隔离部的两侧。9.根据权利要求8所述的LDMOS器件,其特征在于,所述栅极结构包括:位于所述第一区域上的栅极绝缘物层,在所述栅极绝缘物层上的栅极,以及在所述栅极的侧面上的间隔物;其中,所述栅极的一部分和所述间隔物的一部分位于所述第二沟槽隔离部之上。10.一种LDMOS器件的制造方法,其特征在于,包括:提供半导体结构,所述半导体结构包括具有第一导电类型的第一区域;形成位于所述第一区域内的具有第二导电类型的漂移区域,所述第二导电类型与所述第一导电类型相反;以及对所述半导体结构执行掺杂以形成具有所述第一导电类型的多个第二区域,所述第二区域位于所述漂移区域内并沿所述漂移区域的深度方向延伸至所述第一区域,相邻的所述第二区域间隔开。11.根据权利要求10所述的方法,其特征在于,所述多个第二区域中,...

【专利技术属性】
技术研发人员:方磊
申请(专利权)人:中芯国际集成电路制造上海有限公司中芯国际集成电路制造北京有限公司
类型:发明
国别省市:上海,31

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1