半导体封装限制件制造技术

本揭露提供一种半导体封装限制件，用以将第一载板及晶片固定到第二载板上。半导体封装限制件包含第一底面及第二底面。第一底面接触第二载板的第一表面。第二底面接触晶片的第一表面。

Semiconductor packaging limiting parts

The disclosure provides a semiconductor package restriction element for fixing the first carrier plate and wafer to the second carrier plate. The semiconductor package includes the first and two bottom surfaces. The first surface is exposed to the first surface of the second load plate. The second surface is in contact with the first surface of the wafer.

【技术实现步骤摘要】
半导体封装限制件
本揭露涉及一种半导体封装限制件，特定而言涉及在回焊过程中用于限制半导体封装的半导体封装限制件。
技术介绍
在半导体晶片上形成集成电路，接着将半导体晶片接合到封装基底上。在接合过程期问，直接将晶片放置于回焊机热板上进行回焊，没有施加额外的辅助置具，此容易在晶片内造成明显的翘曲。因晶片翘曲导致回焊过程时温度均匀度分布不均，在晶片边缘产生了回焊不完全，最严重的良率损失高达50％。
技术实现思路
本揭露的实施例提供一种半导体封装限制件，其用以将第一载板及晶片固定到第二载板上。所述半导体封装限制件包括第一底面，其接触第二载板的第一表面；及第二底面，其接触晶片的第一表面。在一或多个实施例中，所述半导体封装限制件包括第三底面，其接触所述第一载板的第一表面。在一或多个实施例中，所述第一底面低于所述第二底面，所述第三底面低于所述第二底面，所述第一底面低于所述第三底面。在一或多个实施例中，所述第一底面、所述第二底面及所述第三底面为阶梯状排列。在一或多个实施例中，所述半导体封装限制件为围绕所述晶片的环状结构。在一或多个实施例中，所述半导体封装限制件进一步包含第三载板，其中所述第一载板在所述第三载板上方。本揭露的另一实施例提供一种可分离的半导体封装限制件，其用以将第一载板及晶片固定到第二载板上。所述半导体封装限制件包括：第一底面，其可分离地在第二载板上；及第二底面，其可分离地在晶片上。在一或多个实施例中，所述半导体封装限制件包括第三底面，其接触所述第一载板的第一表面。在一或多个实施例中，所述第一底面低于所述第二底面，所述第三底面低于所述第二底面，所述第一底面低于所述第三底面。在一或多个实施例中，所述第一底面、所述第二底面及所述第三底面为阶梯状排列。在一或多个实施例中，所述半导体封装限制件为围绕所述晶片的环状结构。在一或多个实施例中，所述半导体封装限制件进一步包含第三载板，其中所述第一载板在所述第三载板上方。附图说明由以下详细说明与附随图式得以最佳了解本申请案揭示内容的各方面。注意，根据产业的标准实施方式，各种特征并非依比例绘示。实际上，为了清楚讨论，可任意增大或缩小各种特征的尺寸。第1图绘示本揭露的实施例的晶片与半导体封装限制件的顶视图。第2图绘示本实施例的晶片与半导体封装限制件的剖面图。第3图绘示本揭露的另一实施例的晶片与半导体封装限制件的剖面图。具体实施方式本揭露提供了数个不同的实施方法或实施例，可用于实现本专利技术的不同特征。为简化说明起见，本揭露也同时描述了特定零组件与布置的范例。请注意提供这些特定范例的目的仅在于示范，而非予以任何限制。举例来说，在以下说明第一特征如何在第二特征上或上方的叙述中，可能会包含某些实施例，其中第一特征与第二特征为直接接触，而叙述中也可能包含其它不同实施例，其中第一特征与第二特征中间另有其它特征，以致于第一特征与第二特征并不直接接触。此外，本揭露中的各种范例可能使用重复的参考数字和/或文字注记，以使文件更加简单化和明确，这些重复的参考数字与注记不代表不同的实施例与配置之间的关联性。另外，本揭露在使用与空间相关的叙述词汇，如“在…之下”、“低”、“下”、“上方”、"上"、“在…之上”及类似词汇时，为便于叙述，其用法均在于描述图示中一个元件或特征与另一个(或多个)元件或特征的相对关系。除了图示中所显示的角度方向外，这些空间相对词汇也用来描述所述装置在使用中以及操作时的可能角度和方向。所述装置的角度方向可能不同(旋转90度或其它方位)，而在本揭露所使用的这些空间相关叙述可以同样方式加以解释。在本文中所使用的“第一”、“第二”、“第三”以及“第四”词语描述各种元件、组件、区域、层、以及/或区段，这些元件、组件、区域、层、以及/或区段应不受限于这些词语。这些词语可仅用于元件、组件、区域、层、或区段与另一元件、组件、区域、层、或区段。除非内文中清楚指明，否则当于本文中使用例如“第一”、“第二”、“第三”以及“第四”词语时，并非意指序列或顺序。本揭露所描述的半导体封装限制件可以将晶片及衬底固定于加热板上，加速加热板对晶片加热的速度，进而提升回焊过程的效率。参阅第1图。第1图绘示本揭露的实施例的晶片与半导体封装限制件的顶视图。如第1图所示，本实施例的半导体封装限制件101环绕晶片100。图2为图1中沿线A-A'的剖面图。参阅第2图。在图2中，半导体封装限制件201为阶梯形状。半导体封装限制件201具有底面202、底面203及底面204。底面202低于底面203。204低于底面203。底面202低于底面204。底面202、底面203及底面204为阶梯状排列。底面202接触载板206的表面207。底面203接触晶片200的表面208。底面204接触载板205的表面209。晶片200通过粘着剂210与载板205接合。半导体封装限制件201的一部分211将晶片200固定在载板205上。半导体封装限制件201的另一部分212将载板205固定在载板206上。可(在封装过程中，例如在回焊过程中)经由载板206将热传递到载板205、粘着剂210及晶片200的裸片213(如箭号214所示)。可透过半导体封装限制件201的部分211及部分212将热传送到晶片200(如箭号215所示)。此可使得晶片200更快速受热且达到热平衡。半导体封装限制件201可为导热特性佳(例如导热系数大)的材料。半导体封装限制件201可为金属。半导体封装限制件201可限制晶片200的翘曲程度。部分212的宽度可为约0.35毫米。载板205的半径可为200毫米或300毫米。回焊过程可在约200℃到约300℃的环境中进行。回焊过程可在约260℃的环境中进行。粘着剂210的熔点温度在约200℃到约300℃。在一或多个实施例中，载板205可包括选自硅、不锈钢、玻璃及模制化合物的其中一者。底面202及表面207之间可用粘合剂(未图示)粘合。在一或多个实施例中，由于晶片200为双面具有载体的过程，半导体限制件201可设计为阶梯状以满足双面过程。半导体封装限制件201可在晶片200设置在载板206上之后再与载板206接触。半导体封装限制件201可包含具有磁性的材料。半导体封装限制件201可包含不具有磁性的材料。半导体封装限制件201可通过磁力与载板206接合。载板206承载半导体封装限制件201的重量。半导体封装限制件201可通过粘合剂(未图示)与载板206接合。在受热过程，当晶片200因受热而产生翘曲或形变时，可通过半导体封装限制件201的重量限制晶片200的翘曲程度。在受热过程，当晶片200因受热而产生翘曲或形变时，如果半导体封装限制件201与载板206的粘合剂(未图示)达到熔点或无法提供粘合效果时，可通过半导体封装限制件201的重量限制晶片200的翘曲程度。在受热过程，当晶片200因受热而产生翘曲或形变时，可通过半导体封装限制件201与载板206间的磁力限制晶片200的翘曲程度。在受热过程，当晶片200因受热而产生翘曲或形变时，如果半导体封装限制件201与载板206的粘合剂(未图示)达到熔点或无法提供粘合效果时，可通过半导体封装限制件201与载板206间的磁力限制晶片200的翘曲程度。在受热过程，当晶片200因受热而产生较大翘曲或形变本文档来自技高网...

【技术保护点】
1.一种半导体封装限制件，用以将第一载板及晶片固定到第二载板上，所述半导体封装限制件包括：第一底面，其接触第二载板的第一表面；第二底面，其接触晶片的第一表面。

【技术特征摘要】
1.一种半导体封装限制件，用以将第一载板及晶片固定到第二载板上，所述半导体封装限制件包括：第一底面，其接触第二载板的第一表面；第二底面，其接触晶片的第一表面。2.根据权利要求1所述的半导体封装限制件，其进一步包含：第三底面，其接触所述第一载板的第一表面。3.根据权利要求2所述的半导体封装限制件，其中所述第一底面低于所述第二底面，所述第三底面低于所述第二底面，所述第一底面低于所述第三底面。4.根据权利要求3所述的半导体封装限制件，其中所述第一底面、所述第二底面及所述第三底面为阶梯状排列。5.根据权利要求3所述的半导体封装限制件，其中所述半导体封装限制件为围绕所述晶片的环状结构。6.根据权利要求1所述的半导体封装限制件，其进一步包含第三载板，其中所述第一载板在所述第三载板上方。7...

【专利技术属性】
技术研发人员：黄文宏，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71