外延薄膜的厚度量测方法技术

一种外延薄膜的厚度量测方法，其包括下列步骤。提供第一衬底，第一衬底具有成长区域；将第一衬底置于腔体中进行第一外延工艺，以于成长区域上选择性地成长第一外延薄膜；量测第一外延薄膜的片电阻值以及厚度；重复上述步骤至少一次，以建立第一外延薄膜的片电阻值与厚度的关连；将第二衬底置于腔体中进行第二外延工艺，以于第二衬底上选择性地成长出第二外延薄膜；以及量测第二外延薄膜的片电阻值，并且根据第二外延薄膜的片电阻值以及第一外延薄膜的片电阻值与厚度的关连计算出第二外延薄膜的厚度。

Measurement of thickness of epitaxial thin films

A method for measuring the thickness of an epitaxial film includes the following steps. Provided the first substrate, the first substrate has a growing area, the first substrate is placed in the cavity for the first epitaxial process to selectively grow the first epitaxial film on the growth region, measure the slice resistance value and thickness of the first epitaxial film, and repeat the above steps at least once to establish the film resistance of the first epitaxial film. The value is connected with the thickness; the second substrate is placed in the cavity to carry out the second epitaxial process to selectively grow the second epitaxial film on the second substrate, and to measure the slice resistance value of the second epitaxial film, and according to the sheet resistance value of the second epitaxial film and the thickness of the film resistance value of the first epitaxial film, and the thickness of the film of the first epitaxial film The thickness of the second epitaxial film is calculated.

【技术实现步骤摘要】
外延薄膜的厚度量测方法
本专利技术的实施例涉及一种衬外延薄膜的厚度量测方法。
技术介绍
在现今半导体组件的制造过程中，外延薄膜已被广泛地应用。在半导体组件中，外延薄膜的厚度对于半导体组件的表现有一定程度的影响，因此如何快速且精准地量测出外延薄膜的厚度变得相当重要。在现有的薄膜厚度量测技术中，以透射电子显微技术(TransmissionElectronMicroscope，TEM)最常被使用，因为透射电子显微技术对于薄膜厚度的量测所需的时间较长(数日)，且透射电子显微技术是破坏性的量测，因此，采用透射电子显微技术进行外延薄膜的厚度量测仍有待改善之处。
技术实现思路
本专利技术的实施例提供一种外延薄膜厚度量测方法，其包括下列步骤。提供第一衬底，第一衬底具有成长区域；将第一衬底置于腔体中进行第一外延工艺，以于成长区域上选择性地成长第一外延薄膜；量测第一外延薄膜的片电阻值以及厚度；重复上述步骤至少一次，以建立第一外延薄膜的片电阻值与厚度的关连；将第二衬底置于腔体中进行第二外延工艺，以于第二衬底上选择性地成长出第二外延薄膜；以及量测第二外延薄膜的片电阻值，并且根据第二外延薄膜的片电阻值以及第一外延薄膜的片电阻值与厚度的关连计算出第二外延薄膜的厚度。本专利技术的另一实施例提供一种外延薄膜厚度量测方法，其包括下列步骤。于第一衬底上形成掩模层；图案化掩模层以及第一衬底，以于掩模层中形成开口并于第一衬底中形成凹穴；将第一衬底置于腔体中进行第一外延工艺，以于凹穴上选择性地成长第一外延薄膜；量测第一外延薄膜的片电阻值，并且藉由电子显微技术量测第一外延薄膜的厚度；重复前述步骤至少一次，以建立第一外延薄膜的片电阻值与厚度的关连；将第二衬底置于腔体中进行第二外延工艺，以于第二衬底上形成第二外延薄膜；以及量测第二外延薄膜的片电阻值，并且根据第二外延薄膜的片电阻值以及第一外延薄膜的片电阻值与厚度的关连计算出第二外延薄膜的厚度。附图说明包含附图以便进一步理解本专利技术，且附图并入本说明书中并构成本说明书的一部分。附图说明本专利技术的实施例，并与描述一起用于解释本专利技术的原理。图1是根据本专利技术一实施例的外延薄膜厚度量测方法的流程图；图2是根据本专利技术另一实施例的外延薄膜厚度量测方法的流程图；图3至图8是根据本专利技术一实施例的外延薄膜厚度量测方法的流程示意图。附图标号说明S110～S160、S210～S270：步骤；400：第一衬底；402：凹穴；410：掩模层；412：开口；420：第一外延薄膜；500：第二衬底；510：绝缘体；520：鳍式场效晶体管；522：半导体鳍；524：栅极堆叠结构；530：第二外延薄膜；GR：成长区域；PR：光刻胶层；PR’：图案化光刻胶层；R：鳍凹穴。具体实施方式现将详细地参考本专利技术的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同组件符号在图式和描述中用来表示相同或相似部分。以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。以下阐述组件及排列的具体实例以简化本公开内容。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第一特征形成于第二特征“之上”或第二特征“上”可包括其中第一特征及第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特征、进而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本公开内容可能在各种实例中重复参考编号及/或字母。这种重复是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个组件或特征与另一(其他)组件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对性描述语可同样相应地进行解释。图1是根据本专利技术一实施例的外延薄膜厚度量测方法的流程图，图2是根据本专利技术另一实施例的外延薄膜厚度量测方法的流程图，而图3至图8是根据本专利技术一实施例的外延薄膜厚度量测方法的流程示意图。请参照图1，本实施例的外延薄膜厚度量测方法至少包括步骤S110、步骤S120、步骤S130、步骤S140、步骤S150以及步骤S160。如图1所示的步骤S110，首先，提供第一衬底400，此第一衬底400具有至少一个成长区域GR。在一些实施例中，第一衬底400例如是取样晶片(samplingwafer)，此取样晶片上未形成有电子组件(例如晶体管、电阻、电容等)，且此取样晶片可用来建立外延薄膜的片电阻值与厚度之间的关连性，而第一衬底400(即，取样晶片)上的成长区域GR可藉由图2所示的步骤S210以及步骤220来形成。以下将搭配图2至图5针对成长区域GR的形成进行举例说明。如图2至图5所绘示，于第一衬底400上形成掩模层410(如图2中的步骤S210)，且掩模层410全面性地覆盖于第一衬底400的表面上。在一些实施例中，第一衬底400例如为具有n型掺杂及/或p型掺杂的硅衬底，而形成在第一衬底400上的掩模层410例如为氮化硅层或其它介电材料层。接着，图案化第一衬底400上的掩模层410以及第一衬底400，以于掩模层410中形成开口412并且于第一衬底410中形成凹穴402(如图2中的步骤S220所示)。在一些实施例中，第一衬底400以及掩模层410的图案化工艺可包括下列步骤：首先，可藉由旋转涂布的方式于掩模层410上形成光刻胶层PR(如图3所绘示)；接着，对光刻胶层PR进行曝光/显影以将光掩模(photo-mask)上的特定图案转移至光刻胶层PR上，进而于掩模层410上形成具有特定图案的图案化光刻胶层PR’(如图4所绘示)；之后，以图案化光刻胶层PR’为掩模，例如藉由刻蚀工艺来移除未被图案化光刻胶层PR’所覆盖的部分掩模层410以及部分第一衬底400(如图5所绘示)。在一些实施例中，掩模层410被部分地移除之后会形成开口412，而第一衬底410被部分地移除之后会于开口412下方形成凹穴402，且凹穴402的深度例如介于10纳米至200纳米之间。此处，凹穴402的底表面即可被视为第一衬底400的成长区域GR。在完成凹穴402以及开口412的制作之后，将图案化光刻胶层PR’移除。如图1的步骤S120、图2的步骤S230以及图6所示，接着，将具有成长区域GR(即，凹穴402)的第一衬底410置于腔体中进行第一外延工艺(例如化学气相沈积工艺)，以于成长区域GR(即，凹穴402的底表面)上选择性地成长第一外延薄膜420。如图6所示，第一外延薄膜420的成长厚度例如高于凹穴402的深度，换言之，第一外延薄膜420的体积例如大于凹穴402以及开口412的容积总合。在一些实施例中，成长在凹穴402中的第一外延薄膜420会填入凹穴402以及开口412，且第一外延薄膜420会突出于掩模层410的上表面。在一些实施例中，第一外延薄膜420例如为硼掺杂的硅锗外延层，且硼掺杂的硅锗外延层中的硼掺杂剂与锗含量呈梯度分布，其中硼掺杂的硅锗外延层中的硼掺杂剂浓度例如本文档来自技高网...

【技术保护点】
1.一种外延薄膜厚度量测方法，其特征在于，包括：提供第一衬底，所述第一衬底具有成长区域；将所述第一衬底置于腔体中进行第一外延工艺，以于所述成长区域上选择性地成长第一外延薄膜；量测所述第一外延薄膜的片电阻值以及厚度；重复上述步骤至少一次，以建立所述第一外延薄膜的片电阻值与厚度的关连；将第二衬底置于所述腔体中进行第二外延工艺，以于所述第二衬底上选择性地成长出第二外延薄膜；以及量测所述第二外延薄膜的片电阻值，并且根据所述第二外延薄膜的片电阻值以及所述第一外延薄膜的片电阻值与厚度的关连计算出第二外延薄膜的厚度。

【技术特征摘要】
1.一种外延薄膜厚度量测方法，其特征在于，包括：提供第一衬底，所述第一衬底具有成长区域；将所述第一衬底置于腔体中进行第一外延工艺，以于所述成长区域上选择性地成长第一外延薄膜；量测所述第一外延薄膜的片电阻值以及厚度；重复上述步骤至少一次，以建立所述第一外延薄膜的片电阻值与厚度的关连；将第二衬底置于所述腔体中进行第二外延工艺，以于所述第二衬底上选择性地成长出第二外延薄膜；以及量测所述第二外延薄膜的片电阻值，并且根据所述第二外延薄膜的片电阻值以及所述第一外延薄膜的片电阻值与厚度的关连计算出第二外延薄膜的厚度。2.一种外延薄膜厚度量测方法，其特征在于，包括：于第一衬底上形成掩模层；图案化所述掩模层以及所述第一衬底，以于所述掩模层中形成开口并于所述第一衬底中形成凹穴；将所述第一衬底置于腔体中进行第一外延工艺，以于所述凹穴上选择性地成长第一外延薄膜；量测所述第一外延薄膜的片电阻值，并且藉由电子显微技术量测所述第一外延薄膜的厚度；重复前述步骤至少一次，以建立所述第一外延薄膜的片电阻值与厚度的关连；将第二衬底置于所述腔体中进行第二外延工艺，以于所述第二衬底上形成第二外延薄膜；以及量测所述第二外延薄膜的片电阻值，并且根据所述第二外延薄膜的片电阻值以及所述第一外延薄膜的片电阻值与厚度的关连计算出第二外延薄膜的厚度。3.根据权利要求1或权利要求2所述的外延薄膜厚度量测方法，其特征在于，所述第一外延薄膜与所述第二外延薄膜的片电阻值是藉由四探针法进行量测。4.根据权利要求1或权利要求2所述的外延薄膜厚度量测方法，其特征在于，所述第一外延工艺期间通入所述腔体中...

【专利技术属性】
技术研发人员：洪世玮，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71