半导体器件制造技术

一种半导体器件包括控制信号发生电路和输入/输出(I/O)控制电路。控制信号发生电路产生第一读取控制信号和第二读取控制信号以及第一写入控制信号和第二写入控制信号。第一读取控制信号和第二读取控制信号中的一个以及第一写入控制信号和第二写入控制信号中的一个根据用于选择第一I/O线或第二I/O线的第一地址和第二地址的组合而被选择性使能。I/O控制电路响应于第一读取控制信号和第二读取控制信号而通过第一I/O线和第二I/O线中的任意一个来输出加载在第一内部I/O线和第二内部I/O线上的读取数据。此外，I/O控制电路响应于第一写入控制信号和第二写入控制信号而通过第一I/O线和第二I/O线中的任意一个来输出输入数据。

semiconductor device

A semiconductor device includes a control signal generating circuit and an input / output (I/O) control circuit. The control signal generating circuit generates a first read control signal and a second read control signal, as well as a first write control signal and a second write control signal. The first read control signal and one of the second read control signals and one of the first write control signals and the second write control signals are selectively enabled by a combination of the first address and the second address for selecting the first I/O line or the second I/O line. The I/O control circuit responds to the first read control signal and the second read control signal and outputs read data loaded on the first internal I/O line and the second internal I/O line through any one of the first I/O line and the second I/O line. In addition, the I/O control circuit outputs the input data in response to the first write control signal and the second write control signal and by any one of the first I/O line and the second I/O line.

【技术实现步骤摘要】
半导体器件相关申请的交叉引用本申请要求2017年1月23日提交的申请号为10-2017-0010732的韩国专利申请的优先权，其通过引用整体合并于此。
本公开的实施例涉及执行读取-修改-写入操作的半导体器件。
技术介绍
近来，已经使用用于在每个时钟周期时间期间接收并输出4比特位数据或8比特位数据的DDR2方案或DDR3方案来提高半导体器件的操作速度。如果半导体器件的数据传输速度变快，则当在半导体器件中传输数据时，错误发生的概率可能增加。因此，可能需要新颖的设计方案来保证数据的可靠传输。每当在半导体器件中传输数据时，能够检测错误发生的错误码可以被产生并且其可以与数据一起被传输，以提高数据传输的可靠性。错误码可以包括能够检测错误的错误检测码(EDC)和能够自动校正错误的错误校正码(ECC)。同时，半导体器件可以被设计为执行读取-修改-写入操作。根据读取-修改-写入操作，当用于读出储存在预定存储单元中的数据的读取操作终止时，写入操作可以开始将数据储存到预定存储单元中。在这种情况下，在写入操作期间储存到预定存储单元中的数据与在读取操作期间从预定存储单元输出的数据相同可能是无意义的。因此，在储存在预定存储单元中的数据被读出之后，可能需要校正从预定存储单元输出的数据的错误，以及执行用于将校正数据储存到预定存储单元中的写入操作。
技术实现思路
各种实施例涉及执行读取-修改-写入操作的半导体器件。根据实施例，半导体器件包括控制信号发生电路和输入/输出(I/O)控制电路。控制信号发生电路产生第一读取控制信号和第二读取控制信号以及第一写入控制信号和第二写入控制信号。第一读取控制信号和第二读取控制信号中的一个以及第一写入控制信号和第二写入控制信号中的一个根据用于选择第一I/O线或第二I/O线的第一地址和第二地址的组合而被选择性使能。I/O控制电路响应于第一读取控制信号和第二读取控制信号而通过第一I/O线和第二I/O线中的任意一个来输出加载在第一内部I/O线和第二内部I/O线上的读取数据。此外，I/O控制电路响应于第一写入控制信号和第二写入控制信号而通过第一I/O线和第二I/O线中的任意一个来输出输入数据。根据另一个实施例，半导体器件包括控制信号发生电路和输入/输出(I/O)控制电路。如果第一地址和第二地址的组合对应于第一模式，则控制信号发生电路产生被同时使能的第一读取控制信号和第二读取控制信号以及第一写入控制信号和第二写入控制信号。此外，即使第一地址和第二地址的组合对应于第二模式或第三模式，控制信号发生电路产生第一读取控制信号和第二读取控制信号以及第一写入控制信号和第二写入控制信号。在这种情况下，第一读取控制信号和第二读取控制信号中的一个以及第一写入控制信号和第二写入控制信号中的一个在第二模式或第三模式中被选择性使能。输入/输出I/O控制电路响应于第一读取控制信号和第二读取控制信号而通过第一I/O线和第二I/O线来输出加载在第一内部I/O线和第二内部I/O线上的读取数据。此外，I/O控制电路响应于第一写入控制信号和第二写入控制信号而通过第一I/O线和第二I/O线来输出输入数据。附图说明鉴于附图和所附的详细描述，本公开的各种实施例将变得更加明显，其中：图1是图示根据本公开的实施例的半导体器件的配置的框图；图2是图示根据在实施例中使用的地址的逻辑电平组合的各种模式的表格；图3是图示包括在图1的半导体器件中的读取控制信号发生电路的配置的框图；图4是图示包括在图3的读取控制信号发生电路中的缓冲电路的配置的电路图；图5是图示包括在图3的读取控制信号发生电路中的使能信号发生电路的配置的电路图；图6是图示包括在图3的读取控制信号发生电路中的锁存电路的配置的电路图；图7是图示包括在图1的半导体器件中的第一读取控制电路的配置的框图；图8是图示包括在图1的半导体器件中的第一写入控制电路的配置的框图；图9是图示采用参考图1至图8描述的半导体器件的电子系统的配置的框图；以及图10是图示采用参考图1至图8描述的半导体器件的另一电子系统的配置的框图。具体实施方式下面将参考附图来描述本公开的各种实施例。然而，本文所描述的实施例仅用于说明的目的，并非意在限制本公开的范围。如图1所示，根据实施例的半导体器件可以包括地址解码器10、控制信号发生电路20、第一存储体30、第二存储体40、错误信息储存电路50、错误校正电路60、第一输入/输出(I/O)控制电路70以及第二I/O控制电路80。地址解码器10可以对地址ADD<1:N>进行解码以产生内部地址IAD<1:M>。地址ADD<1:N>可以是从外部设备或外部系统接收的信号。地址ADD<1:N>中包括的比特位的数量“N”可以被设置为自然数，并且可以根据实施例而被设置为不同。内部地址IAD<1:M>中包括的比特位的数量“M”可以被设置为自然数，并且可以根据实施例而被设置为不同。地址ADD<1:N>的第一地址ADD<1>可以被设置为用于激活第一I/O线GIO<1:4>的地址。地址ADD<1:N>的第二地址ADD<2>可以被设置为用于激活第二I/O线GIO<5:8>的地址。控制信号发生电路20可以包括读取控制信号发生电路21和写入控制信号发生电路22。在内部读取操作期间，读取控制信号发生电路21可以缓冲第一地址和第二地址ADD<1:2>以产生第一读取控制信号和第二读取控制信号RX4<1:2>。在写入操作期间，读取控制信号发生电路21可以反相缓冲第一地址和第二地址ADD<1:2>以产生第一读取控制信号和第二读取控制信号RX4<1:2>。在内部读取操作期间，写入控制信号发生电路22可以缓冲第一地址和第二地址ADD<1:2>以产生第一写入控制信号和第二写入控制信号WX4<1:2>。在写入操作期间，写入控制信号发生电路22可以缓冲第一地址和第二地址ADD<1:2>以产生第一写入控制信号和第二写入控制信号WX4<1:2>。控制信号发生电路20可以根据用于选择并激活第一I/O线和第二I/O线GIO<1:8>的第一地址和第二地址ADD<1:2>的逻辑电平组合来产生第一读取控制信号和第二读取控制信号RX4<1:2>。控制信号发生电路20可以根据用于选择并激活第一I/O线和第二I/O线GIO<1:8>的第一地址和第二地址ADD<1:2>的逻辑电平组合来产生第一写入控制信号和第二写入控制信号WX4<1:2>。控制信号发生电路20可以产生根据本文档来自技高网...

【技术保护点】
1.一种半导体器件，包括：控制信号发生电路，被配置为根据用于选择第一输入/输出I/O线或第二输入/输出I/O线的第一地址和第二地址的组合来产生其中之一被选择性使能的第一读取控制信号和第二读取控制信号以及其中之一被选择性使能的第一写入控制信号和第二写入控制信号；以及I/O控制电路，被配置为响应于第一读取控制信号和第二读取控制信号而通过第一I/O线和第二I/O线中的任意一个来输出加载在第一内部I/O线和第二内部I/O线上的读取数据，并且被配置为响应于第一写入控制信号和第二写入控制信号而通过第一I/O线和第二I/O线中的任意一个来输出输入数据。

【技术特征摘要】
2017.01.23 KR 10-2017-00107321.一种半导体器件，包括：控制信号发生电路，被配置为根据用于选择第一输入/输出I/O线或第二输入/输出I/O线的第一地址和第二地址的组合来产生其中之一被选择性使能的第一读取控制信号和第二读取控制信号以及其中之一被选择性使能的第一写入控制信号和第二写入控制信号；以及I/O控制电路，被配置为响应于第一读取控制信号和第二读取控制信号而通过第一I/O线和第二I/O线中的任意一个来输出加载在第一内部I/O线和第二内部I/O线上的读取数据，并且被配置为响应于第一写入控制信号和第二写入控制信号而通过第一I/O线和第二I/O线中的任意一个来输出输入数据。2.如权利要求1所述的半导体器件，其中，输入数据通过未被加载读取数据的第一I/O线和第二I/O线中的任意一个来输出。3.如权利要求1所述的半导体器件，其中，控制信号发生电路包括：读取控制信号发生电路，被配置为在内部读取操作期间，缓冲第一地址和第二地址以产生第一读取控制信号和第二读取控制信号，并且被配置为在写入操作期间，反相缓冲第一地址和第二地址以产生第一读取控制信号和第二读取控制信号；以及写入控制信号发生电路，被配置为在内部读取操作或写入操作期间，缓冲第一地址和第二地址以产生第一写入控制信号和第二写入控制信号。4.如权利要求3所述的半导体器件，其中，读取控制信号发生电路包括：缓冲电路，被配置为缓冲第一地址和第二地址以产生第一延迟地址和第二延迟地址；使能信号发生电路，被配置为响应于在内部读取操作期间产生的第一列信号来缓冲第一延迟地址和第二延迟地址以产生第一使能信号和第二使能信号，或者被配置为响应于在写入操作期间产生的第二列信号来反相缓冲第一延迟地址和第二延迟地址以产生第一使能信号和第二使能信号；以及锁存电路，被配置为响应于第一使能信号和第二使能信号来锁存在内部读取操作或写入操作期间产生的I/O选通信号以产生第一读取控制信号和第二读取控制信号。5.如权利要求4所述的半导体器件，其中，缓冲电路包括：第一缓冲电路，被配置为缓冲第一地址以产生第一延迟地址；以及第二缓冲电路，被配置为缓冲第二地址以产生第二延迟地址。6.如权利要求4所述的半导体器件，其中，使能信号发生电路包括：第一使能信号发生电路，被配置为响应于第一列信号来缓冲第一延迟地址以将缓冲的信号输出为第一使能信号，并且被配置为响应于第二列信号来反相缓冲第一延迟地址以将反相缓冲的信号输出为第一使能信号；以及第二使能信号发生电路，被配置为响应于第一列信号来缓冲第二延迟地址以将缓冲的信号输出为第二使能信号，并且被配置为响应于第二列信号来反相缓冲第二延迟地址以将反相缓冲的信号输出为第二使能信号。7.如权利要求4所述的半导体器件，其中，锁存电路包括：第一锁存电路，被配置为响应于第一使能信号来锁存I/O选通信号以将锁存的I/O选通信号输出为第一读取控制信号；以及第二锁存电路，被配置为响应于第二使能信号来锁存I/O选通信号以将锁存的I/O选通信号输出为第二读取控制信号。8.如权利要求1所述的半导体器件，其中，I/O控制电路包括：读取控制电路，被配置为响应于第一读取控制信号和第二读取控制信号而通过第一I/O线和第二I/O线中的一个来输出加载在第一内部I/O线和第二内部I/O线上的读取数据；以及写入控制电路，被配置为响应于第一写入控制信号和第二写入控制信号而通过第一I/O线和第二I/O线中的一个来输出输入数据。9.如权利要求8所述的半导体器件，其中，读取控制电路包括：第一读取驱动器，被配置为响应于第一读取控制信号而通过第一I/O线来输出加载在第一内部I/O线上的读取数据；以及第二读取驱动器，被配置为响应于第二读取控制信号而通过第二I/O线来输出加载在第二内部I/O线上的读取数据。10.如权利要求8所述的半导体器件，其中，写入控制电路包括：第一写入驱动器，被配置为响应于第一写入控制信号而通过第一I/O线来输出输入数据；以及第二写入驱动器，被配置为响应于第二写入控制信号而通过第二I/O线来输出输入数据。11.一种半导体器件，包括：控制信号发生电路，被配置为如果第一地址和第二地址的...

【专利技术属性】
技术研发人员：金溶美，金载镒，李在仁，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR