半导体封装装置及其制造方法制造方法及图纸

一种半导体封装装置包含衬底、第一封装主体、磁导性元件及线圈。所述衬底包含第一表面。所述第一封装主体包封所述衬底的所述第一表面。所述磁导性元件包含设置在所述衬底的所述第一表面上的第一部分及设置在所述封装主体上的第二部分。所述线圈在所述第一封装主体内。

【技术实现步骤摘要】
半导体封装装置及其制造方法
本专利技术涉及一种半导体封装装置及其制造方法，且更确切地说，涉及一种包含嵌入其中的天线的半导体封装装置及其制造方法。
技术介绍
近场通信(NFC)是短距离的高频无线通信技术，并且包含无接触射频识别(RFID)及互连技术。NFC技术可应用于例如信用卡、标识(ID)卡、智能手机或无线充电器等产品。需要改进通信质量并且减小NFC装置的总体封装大小。
技术实现思路
根据本专利技术的一些实施例，一种半导体装置封装包含衬底、第一封装主体、磁导性元件及线圈。衬底包含第一表面。第一封装主体包封衬底的第一表面。磁导性元件包含设置在衬底的第一表面上的第一部分及设置在封装主体上的第二部分。线圈在第一封装主体内。根据本专利技术的一些实施例，一种半导体装置封装包含衬底、第一封装主体、磁导性元件及线圈。衬底包含第一表面。第一封装主体包封衬底的第一表面。磁导性元件包含设置在衬底的第一表面上的第一部分及设置在封装主体上的第二部分。线圈在第一封装主体内。磁导性元件的第二部分的宽度小于线圈的内部宽度。根据本专利技术的一些实施例，一种半导体装置封装包含衬底、第一封装主体、磁导性元件及线圈。衬底包含第一表面。第一封装主体包封衬底的第一表面。磁导性元件包含设置在衬底的第一表面上的第一部分及设置在封装主体上的第二部分。线圈在第一封装主体内。磁导性元件的第二部分伸到衬底的第一表面上的伸出部与线圈伸到衬底的第一表面上的伸出部不重叠。附图说明图1示出根据本专利技术的一些实施例的半导体封装装置的横截面视图。图2示出根据本专利技术的一些实施例的半导体封装装置的横截面视图。图3示出根据本专利技术的一些实施例的半导体封装装置的横截面视图。图4示出根据本专利技术的一些实施例的半导体封装装置的横截面视图。图5示出根据本专利技术的一些实施例的半导体封装装置的横截面视图。图6A、图6B、图6C、图6D及图6E示出根据本专利技术的一些实施例的半导体制造方法。图7A、图7B、图7C及图7D示出根据本专利技术的一些实施例的半导体制造方法。图8A、图8B、图8C及图8D示出根据本专利技术的一些实施例的半导体制造方法。共用的参考标号贯穿附图及具体实施方式用来指示相同或类似的组件。从以下结合附图作出的具体实施方式，本专利技术将会更显而易见。具体实施方式在本专利技术的一些实施例中，例如，在射频识别(RFID)用于近场通信(NFC)的一些实施例中，天线结构用于无源RFID、半无源RFID或有源RFID，其中的每一者可以受益于通信质量的改进及通信距离的增加。在这些形式的RFID中，除了与通过天线结构进行传输相关的挑战之外，无源RFID还面临另外的挑战，即借助于来自相关联天线结构的感应电流接收操作无源RFID装置中的逻辑的功率，并且所述接收功率应足以给RFID装置中的逻辑供电。因此，在无源RFID装置中，可以使用天线结构来接收功率传递(感应电流)以及传输信息。在天线结构中可以通过使天线穿过磁场(例如，由RFID读取器产生的磁场)来引起电流。磁场在最接近于源处最强，并且随着与源的距离增大而减弱。天线结构的接收能力的改进可以允许RFID装置接收足够的功率来在与磁场源增大的距离处操作RFID装置的逻辑。另外，天线接收能力的改进还可以改进天线的传输能力。由于无源RFID所面临的额外挑战，本专利技术的一些实施例描述为有利于改进无源RFID装置的天线结构。然而，所属领域的普通技术人员将了解，此类天线结构还将适用于改进其它NFC装置以及实际上非NFC装置。图1示出根据本专利技术的一些实施例的半导体封装装置1的横截面视图。半导体封装装置1包含衬底10、封装主体11、磁导性元件12、线圈13、电子组件14a、14b以及电连接件16。衬底10可以包含例如印刷电路板，例如，纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物。衬底10可以包含互连结构，例如再分布层(RDL)或接地元件。在一些实施例中，接地元件是从衬底10的侧表面暴露的导通孔。在一些实施例中，接地元件是从衬底10的侧表面暴露的金属层。在一些实施例中，接地元件是从衬底10的侧表面暴露的金属迹线。在一些实施例中，衬底10包含表面101及与表面101相反的表面102。衬底10的表面101称为底表面或第一表面，并且衬底10的表面102称为顶表面或第二表面。电子组件14a、14b设置在衬底10的顶表面102上。电子组件14a可以包含无源电子组件，例如电容器、电阻器或电感器。电子组件14b可以包含有源电子组件，例如集成电路(IC)芯片或裸片。每一电子组件14a、14b可以电连接到一或多个其它电子组件(例如，另一电子组件14a、14b)并且电连接到衬底10(例如，电连接到RDL)，并且可以借助于倒装芯片或导线接合技术获得电连接。封装主体11设置在衬底10的底表面101上并且包封线圈13及磁导性元件12的一部分。在一些实施例中，封装主体11包含环氧树脂，环氧树脂包含分散在其中的填充物。电连接件16包含第一部分16a及第二部分16b。电连接件16的第一部分16a穿过封装主体11并且电连接到衬底10的底表面101上的导电衬垫10p。电连接件16的第二部分16b从封装主体11暴露以待电连接到外部装置。磁导性元件12包含三个区段12a、12b及12c。区段12a设置在衬底10的底表面101上并且由封装主体11包封。区段12c设置在封装主体11的表面111上。区段12b穿过封装主体11并且连接区段12a与区段12c。在一些实施例中，区段12b的厚度与区段12a的厚度相同或大于区段12a的厚度。在一些实施例中，磁导性元件12可以包含磁性层及导电层，所述导电层电连接到衬底10的底表面101上的接地衬垫。磁导性元件12是或包含具有高磁导率及低磁饱和的材料。磁导性元件12可以是或可以包含例如铁氧体，例如但不限于三氧化二铁(Fe2O3)、锌铁氧体(ZnFe2O4)、锰锌铁氧体(MnaZn(1-a)Fe2O4)或镍锌铁氧体(NiaZn(1-a)Fe2O4)；铁合金，例如但不限于硅铁合金(FeSi)、硅锰铁(FeSiMg)、磷化铁(FeP)或铁镍合金(FeNi)；磁封胶或其它磁导性金属或金属合金(例如，其它含镍或含铁材料)，或其组合。材料的磁导率的一个量度标准是按照其相对于自由空间的磁导率的相对磁导率。用于磁导性元件12的合适的磁导性材料的实例包含具有大于约1的相对磁导率的那些磁导性材料，例如至少约2、至少约5、至少约10、至少约50、至少约100、至少约500、至少约1000、至少约5000、至少约104、至少约105，或至少约106。可以在室温下及在特定场强度(例如约0.5特斯拉或约0.002特斯拉)下测量材料的磁导率。在一些实施例中，磁导性元件12的磁导率介于从约500亨每米(H/m)至约3000H/m的范围。线圈13设置在封装主体11内并且由封装主体11包封。线圈13环绕磁导性元件12的区段12b。在一些实施例中，线圈13的内径D3大于磁导性元件12的区段12c的宽度D1并且小于磁导性元件12的区段12a的宽度D2。例如，磁导性元件12的区段12c在衬底10的底表面101上的伸出部(例如，从区段12c延伸到衬底10的底表面101的竖直伸出部)与线圈13在衬底10的底表面101上的伸出部(本文档来自技高网...

【技术保护点】
1.一种半导体装置封装，包括：衬底，其包含第一表面；第一封装主体，其包封所述衬底的所述第一表面；磁导性元件，其包含设置在所述衬底的所述第一表面上的第一部分及设置在所述第一封装主体上的第二部分；以及线圈，其在所述第一封装主体内。

【技术特征摘要】
2017.02.06 US 15/425,7231.一种半导体装置封装，包括：衬底，其包含第一表面；第一封装主体，其包封所述衬底的所述第一表面；磁导性元件，其包含设置在所述衬底的所述第一表面上的第一部分及设置在所述第一封装主体上的第二部分；以及线圈，其在所述第一封装主体内。2.根据权利要求1所述的半导体装置封装，其中所述磁导性元件进一步包括在所述第一封装主体内并且连接所述磁导性元件的所述第一部分与所述磁导性元件的所述第二部分的第三部分。3.根据权利要求2所述的半导体装置封装，其中所述线圈环绕所述磁导性元件的所述第三部分。4.根据权利要求2所述的半导体装置封装，其中所述磁导性元件的所述第三部分的厚度与所述磁导性元件的所述第一部分的厚度相同或大于所述磁导性元件的所述第一部分的所述厚度。5.根据权利要求2所述的半导体装置封装，其中所述磁导性元件进一步包括：第四部分，其设置在所述衬底的所述第一表面上并且与所述磁导性元件的所述第一部分以物理方式分隔开；以及第五部分，其在所述第一封装主体内并且连接所述磁导性元件的所述第四部分与所述磁导性元件的所述第二部分。6.根据权利要求5所述的半导体装置封装，进一步包括设置在所述衬底的所述第一表面上并且由所述第一封装主体包封的电子组件，其中所述电子组件设置在所述磁导性元件的所述第三部分与所述磁导性元件的所述第五部分之间。7.根据权利要求5所述的半导体装置封装，其中所述磁导性元件的所述第五部分的厚度与所述磁导性元件的所述第四部分的厚度相同或大于所述磁导性元件的所述第四部分的所述厚度。8.根据权利要求1所述的半导体装置封装，其中所述磁导性元件包含磁性层及导电层，所述导电层电连接到所述衬底的所述第一表面上的接地衬垫。9.根据权利要求1所述的半导体装置封装，进一步包括：设置在所述衬底的与所述第一表面相反的第二表面上的电子组件；以及设置在所述衬底的所述第一表面上的电连接件，所述电连接件包含由所述第一封装主体包封的第一部分及从所述第一封装主体暴露的第二部分。10.根据权利要求1所述的半导体装置封装，进一步包括：设置在所述衬底的与所述第一表面相反的第二表面上的电子组件；设置在所述衬底的所述第二表面上的电连接件；以及包封所述电子组件及所述电连接件的第一部分并且暴露所述电连接件的第二部分的第二封装主体。11.一种半导体装置封装，包括：衬底，其包含第一表面；第一封装主体，其包封所述衬底的所述第一表面；磁导性元件，其包含...

【专利技术属性】
技术研发人员：叶昶麟，高仁杰，黄志亿，朱富成，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：中国台湾,71