电路与锁相环制造技术

本申请涉及电路与锁相环。例如，一种示例性电路包括：第一电荷泵，被配置为在第一节点处生成第一电流；以及第二电荷泵，被配置为在第二节点处生成第二电流。该电路还包括：隔离缓冲器，耦合在第一节点和第二节点之间；以及加法器，具有耦合至第二节点的第一输入。该电路附加地包括：辅助电荷泵，被配置为在加法器的第二输入处生成第三电流；以及振荡器，具有耦合至加法器的输出的输入。

【技术实现步骤摘要】
电路与锁相环
本公开总体上涉及电路与锁相环，并且在具体实施例中，涉及具有去耦积分和比例路径的锁相环。
技术介绍
电子设备使用锁相环来操纵电子信号。锁相环(PLL)电路是生成具有与输入信号(其总是被称为参考信号)的相位和频率相关(例如，相同或成比例)的相位和频率的输出信号的控制系统。PLL电路将输入信号的相位与PLL电路的输出处的信号的相位进行比较，并且调整PLL电路中包括的振荡器(例如，压控振荡器)的频率，以将生成的输出信号的相位保持与输入信号的相位匹配。通过将这些信号的相位保持为相互锁定，可以确保输出信号的频率也与输入信号的频率匹配或者是输入信号的频率的整数倍。将输入和输出信号保持锁定为相同允许使得信号处理和通信以更高的速度发生。PLL电路被广泛用于无线电、电信、计算机和其他电子应用。在各种应用中，PLL电路可用于从有噪声通信信道中恢复信号，在输入频率的倍数下生成稳定频率(频率合成)，或者在诸如微处理器的数字逻辑设计中分配时钟计时脉冲。由于单个集成电路可以提供完整的PLL电路，所以该技术被用于现代电子设备，输出频率从零点几赫兹到几千兆赫。随着PLL电路被用于具有更快速度要求且具有更低电源电压的设备，电子噪声(例如，热噪声)和设备尺寸成为PLL电路设计中的重要因素。
技术实现思路
在一个实施例中，一种电路包括：第一电荷泵，被配置为在第一节点处生成第一电流；以及第二电荷泵，被配置为在第二节点处生成第二电流。该电路还包括：隔离缓冲器，耦合在第一节点和第二节点之间；以及加法器，其第一输入耦合至第二节点。该电路附加地包括：辅助电荷泵，其被配置为在加法器的第二输入处生成第三电流；以及振荡器，其输入耦合至加法器的输出。在某些实施例中，第二电流不同于第一电流。在某些实施例中，第二电流比第一电流大，倍数因子大于1。在某些实施例中，第三电流基本等于第一电流。在某些实施例中，还包括：第一滤波器路径，包括耦合在第一节点和参考电压之间的第一电容器；以及第二滤波器路径，包括第二电容器和电阻器，第二电容器耦合在第二节点和参考电压之间，电阻器耦合在第二节点和隔离缓冲器的输出之间。在某些实施例中，隔离缓冲器包括运算放大器。在某些实施例中，运算放大器被配置为单位增益缓冲器。在某些实施例中，加法器的第一输入是加法器的加法端子，并且其中加法器的第二输入是加法器的减法端子。在一个实施例中，一种锁相环包括：相位检测器，被配置为基于参考信号的相位与反馈信号的相位的比较生成控制信号。该锁相环还包括：第一电荷泵，耦合至相位检测器，并且被配置为接收来自相位检测器的控制信号；以及第二电荷泵，耦合至相位检测器，并且被配置为接收来自相位检测器的控制信号。锁相环还包括耦合在第一电荷泵和第二电荷泵之间的滤波器，其中，滤波器的第一端子在第一节点处耦合至第一电荷泵的输出，并且滤波器的第二端子在第二节点处耦合至第二电荷泵的输出。锁相环附加地包括：加法器，其第一端子耦合至第二节点；辅助电荷泵，其输出耦合至加法器的第二端子；以及振荡器，其输入耦合至加法器的输出。在某些实施例中，滤波器包括耦合至第一节点的第一滤波器路径和耦合至第二节点的第二滤波器路径，滤波器还包括耦合在第一滤波器路径和第二滤波器路径之间的隔离缓冲器。在某些实施例中，第一滤波器路径包括耦合在第一节点和参考电压之间的第一电容器，并且其中第二滤波器路径包括第二电容器和电阻器，电阻器耦合在隔离缓冲器的输出和第二节点之间，第二电容器耦合在第二节点和参考电压之间。在某些实施例中，第一电容器的电容大于第二电容器的电容。在某些实施例中，第一电荷泵的电流比第二电荷泵的电流小，倍数因子大于1。在某些实施例中，还包括小数控制模块，被配置为向辅助电荷泵提供控制信号。在一个实施例中，一种方法包括：基于包括整数部分、小数部分和量化噪声分量的第一控制信号生成反馈信号；将反馈信号与参考信号进行比较；以及基于反馈信号与参考信号的比较在第一节点处生成第一电流。该方法还包括：基于反馈信号与参考信号的比较在第二节点处生成第二电流，第二电流大于第一电流；以及使用第一滤波器路径对第一电流进行滤波。该方法附加地包括：使用不同于第一滤波器路径的第二滤波器路径对第二电流进行滤波，其中第二滤波器路径通过隔离缓冲器与第一滤波器路径去耦，隔离缓冲器耦合在第一滤波器路径和第二滤波器路径之间。该方法还包括：基于第一控制信号的量化噪声分量生成第二控制信号；基于第二控制信号生成第三电流；从第二电流中减去第三电流以产生调谐电压；以及基于调谐电压生成振荡信号。附图说明为了更加完整地理解本技术及其优点，现在结合附图进行以下描述，其中：图1示出了小数N分频锁相环(fractional-Nphase-lockedloop)的简化框图；图2示出了根据一个实施例的具有双电荷泵和辅助电荷泵的小数N分频锁相环的框图；图3示出了根据另一实施例的具有双电荷泵和辅助电荷泵的小数N分频锁相环的框图；图4示出了根据一个实施例的操作锁相环的方法的框图。不同附图中对应的数字和符号一般表示对应的部分，除非另有指定。绘制附图是为了清楚地示出实施例的相关方面，并且不需要按比例绘制。具体实施方式下面详细讨论各个实施例的制造和使用。然而，应该理解，本文描述的各个实施例可应用于各种具体环境。所讨论的具体实施例仅仅示出了制造和使用各个实施例的具体方法，而不用于限制本技术的范围。图1示出了小数N分频锁相环(PLL)1的简化框图。例如，PLL1可用于调谐本地振荡器(LO)信号的频率，其中LO信号被提供给蜂窝电话中的接收器的混合器，使得接收器被调谐以接收感兴趣的无线电信号。PLL1包括相位频率检测器(PFD)2、单个电荷泵3、环路滤波器4、压控振荡器(VCO)5、除法器6和小数控制模块(fractionalcontrolmodule)7(其可以是积分三角(ΣΔ)调制器)。除法器6将节点8处的LO信号的频率除以在信号线9上接收的多位数字除数值，并且在节点10上输出得到的较低频率反馈时钟信号。PFD2将参考信号与节点10处的反馈信号的相位进行比较，并基于比较将控制信号输出至单个电荷泵3。单个电荷泵3向环路滤波器4提供电流，环路滤波器4随后对接收到的电流进行滤波。环路滤波器4向VCO5提供信号(例如，电压)(例如，在VCO的调谐线上)。然后，VCO基于在其调谐线上接收的来自环路滤波器4的信号改变LO信号的相位。小数控制模块7随时间改变信号线9上的多位数字除数值，使得节点8上的LO信号的频率除以节点10上的反馈时钟信号的频率随时间是小数N分频除数值。可以通过改变经由信号线11在小数控制模块7处接收的多位频率控制字来改变小数N分频除数值。节点8上的LO信号的频率被调整，以通过调整多位数字频率控制字来调谐接收器。小数控制模块7可以生成量化噪声，其会不利地影响PLL1的性能。各种方法可用于去除或显著降低由小数控制模块7生成的量化噪声。一种这样的方法是减小PLL1的带宽以过滤来自小数控制模块7的量化噪声。可以通过增加确定PLL1的零值的环路滤波器4中包括的电容器的电容来降低PLL1的带宽。然而，降低PLL1的带宽会增加由VCO5生成的噪声(例如，振荡器相位噪声)。此外，增加环路滤波器4的电容器的电容会导致高PLL本文档来自技高网...

【技术保护点】
1.一种电路，其特征在于，包括：第一电荷泵，被配置为在第一节点处生成第一电流；第二电荷泵，被配置为在第二节点处生成第二电流；隔离缓冲器，耦合在所述第一节点和所述第二节点之间；加法器，具有耦合至所述第二节点的第一输入；辅助电荷泵，被配置为在所述加法器的第二输入处生成第三电流；以及振荡器，具有耦合至所述加法器的输出的输入。

【技术特征摘要】
2016.11.18 US 15/356,3351.一种电路，其特征在于，包括：第一电荷泵，被配置为在第一节点处生成第一电流；第二电荷泵，被配置为在第二节点处生成第二电流；隔离缓冲器，耦合在所述第一节点和所述第二节点之间；加法器，具有耦合至所述第二节点的第一输入；辅助电荷泵，被配置为在所述加法器的第二输入处生成第三电流；以及振荡器，具有耦合至所述加法器的输出的输入。2.根据权利要求1所述的电路，其特征在于，所述第二电流不同于所述第一电流。3.根据权利要求2所述的电路，其特征在于，所述第二电流比所述第一电流大，倍数因子大于1。4.根据权利要求1所述的电路，其特征在于，所述第三电流基本等于所述第一电流。5.根据权利要求1所述的电路，其特征在于，还包括：第一滤波器路径，包括耦合在所述第一节点和参考电压之间的第一电容器；以及第二滤波器路径，包括第二电容器和电阻器，所述第二电容器耦合在所述第二节点和所述参考电压之间，所述电阻器耦合在所述第二节点和所述隔离缓冲器的输出之间。6.根据权利要求1所述的电路，其特征在于，所述隔离缓冲器包括运算放大器。7.根据权利要求6所述的电路，其特征在于，所述运算放大器被配置为单位增益缓冲器。8.根据权利要求1所述的电路，其特征在于，所述加法器的第一输入是所述加法器的加法端子，并且其中所述加法器的第二输入是所述加法器的减法端子。9.一种锁相环，其特征在于，包括：相位检测器，被配置为基于参考信号的相位与反馈信...

【专利技术属性】
技术研发人员：A·拉希里，N·古普塔，G·米德哈，
申请(专利权)人：意法半导体国际有限公司，
类型：新型
国别省市：荷兰,NL