数模转换中故障表征制造技术

本公开涉及数模转换中故障表征。技术和相关电路被公开并且可以用于以快速和可重复的方式表征数模(DAC)转换器电路的故障性能，例如用于提供交流(AC)故障值规范。故障引起的DAC输出偏移值和DAC电路输入事件速率之间可存在关系。事件速率(例如更新速率)与DAC输出偏移量之间的关系可以用于至少部分地基于更新速率来预测偏移值，或者用于估计相应的故障脉冲区域。特别地，可以通过使用硬件集成电路来获得表示故障脉冲区域的值，而不需要使用故障事件波形的数字化时间序列。

Fault characterization in digital mode conversion

This disclosure deals with fault characterization in digital mode conversion. Technology and related circuits are disclosed and can be used to characterize the failure performance of a digital analog (DAC) converter circuit in a fast and repeatable manner, for example, to provide an AC (AC) fault value specification. There is a relationship between the DAC output offset caused by the fault and the input event rate of the DAC circuit. The relationship between the event rate (such as the update rate) and the DAC output offset can be used to predict the offset value at least, at least in part, based on the update rate, or to estimate the corresponding fault pulse region. In particular, the value of the fault pulse region can be obtained by using the hardware integrated circuit, without the need to use the digital time series of the fault event waveform.

【技术实现步骤摘要】
数模转换中故障表征优先权声明本专利申请要求享有于2017年1月11日提交的题为“数模转换中故障表征”的Enrightetal.的美国临时专利申请序列号62,445,209(代理人案卷号3867.360PRV)的优先权的利益，其全部内容通过引用的方式并入本文。
本文档一般而非限制地涉及数模转换，更具体地涉及数模转换器(DAC)电路操作中的故障现象。
技术介绍
DAC电路可表现出导致瞬变输出脉冲的动态行为，并且这种脉冲可以被称为故障现象。这种故障现象可能与输出电平(如DAC输出码寄存器变化)，取样保持电路效应或数字馈通的编程变化有关，DAC电路输入的数字访问导致或有助于瞬变输出脉冲DAC输出(有或没有寄存器写入对应于输出电平变化)。
技术实现思路
本专利技术人已经开发了可用于以快速且可重复的方式表征故障性能的技术和相关电路，例如用于提供交流(AC)最大故障值规范。此外，本专利技术人还确定了故障引起的DAC输出偏移值与DAC电路输入事件率之间的关系。事件速率(例如更新速率)与DAC输出偏移之间的关系可以用于至少部分地基于更新速率来预测偏移值。特别地，可以通过使用硬件集成电路来获得表示故障脉冲区域的值。指定的持续时间可用于集成单个故障事件或多个复制故障事件。这样的综合事件可以与等效的重复事件或相应的事件进行比较，其中故障不存在或者这样的故障被已知量修改。作为说明性示例，可以在不更新(例如，对应于数字馈通或采样-保持电容行为，如果被触发)的DAC寄存器写入和具有更新的DAC寄存器写入之间确定集成区域的差异(包括贡献对应于输出更新)。如果使用硬件集成方法，则故障区域的测量可以与DC测量相关联，使得这种方法可重复并且非常适合用于故障区域的片上测量，或者用于自动测试设备(ATE)环境。在例子中，用于表征与数模转换器(DAC)电路相关的瞬变行为的方法可包括：产生一系列DAC电路输入事件，从而在DAC电路的输出端产生相应瞬变；以及例如使用积分器电路，对来自相应瞬变的贡献求和以确定代表所述瞬变的DAC电路输出偏移值。该方法可包括以指定的重复率产生一系列事件，例如导致对应于指定的重复率的DAC电路输出偏移值。该方法可包括使用所述输出偏移值来估计代表性瞬变故障区域值。所述一系列事件可包括一系列的DAC电路寄存器写入。在例子中，电路或系统可包括DAC电路。通常，DAC电路可包括：模拟输出；和数字输入，被配置为触发事件从而在模拟输出处导致相应瞬变。这种触发可包括接收一系列数字输入事件或产生这些事件。DAC电路可耦合积分器电路，或可包括这种电路，被配置为对来自相应瞬变的贡献求和以确定代表所述瞬变的DAC电路输出偏移值。DAC电路可包括偏移补偿电路，被配置为对应于确定的DAC电路输出偏移值将偏移补偿应用于模拟输出。本文档中的主题可以应用于例如DAC电路使用实现本文所述的电路或技术的自动化测试设备(ATE)来表征，或者例如在DAC电路包括嵌入式测量能力的情况下，例如作为集成电路的一部分包括DAC电路并且实施在此描述的电路或技术。本概述旨在提供本专利申请的主题的概述。这并不是为了提供对本专利技术的排他或详尽的解释。包括详细描述以提供关于本专利申请的进一步信息。附图说明在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的部件。具有不同字母后缀的相似数字可表示相似组件的不同实例。作为示例，附图通常以非限制的方式说明本文中讨论的各种实施例。图1总体示出了包括电子电路100的示例，诸如可以被包括为集成电路的一部分。在图1的示例中，电子电路100可以是数模(DAC)转换器电路，诸如具有数字输入(例如，被实现为串行接口或并行总线)，诸如耦合到包括一个或多个寄存器的控制电路。图2总体上说明了包括在数模(DAC)转换器电路(标记为“ACVout”的输出)的输出处的故障脉冲事件链的说明性示例。图3A和图3B一般地示出了对应于数字馈通效应(图3A)和与输出更新相关联的故障脉冲事件(图3B)的DAC电路故障脉冲事件的测量AC耦合波形的各个说明性示例，例如包括来自采样和保持电路的贡献。图4A和图4B一般地示出了作为图4A中的更新间隔(标记为“更新时间”)和图4B中的更新率(标记为“更新频率”)的函数的测量的DAC电路输出偏移的相应示例。图5A总体示出了代表性的数字化故障波形(或者这样的波形的平均时间序列)，并且图5B一般地示出使用基于数字化仪的方法使用故障面积除以更新间隔的所确定的输出电压偏移与使用积分数字万用表(DMM)的方法之间的比较(标记为“△Vout”)，表明可以使用输出偏移值“△Vout”来估计故障区域值，而不需要数字化故障波形。图6总体上示出了用数字化仪测量的故障区域的各种说明性示例，与从DMM测量的偏移量计算的故障区域(包括示出不同的DAC更新间隔的不同情况)进行比较。图7一般地示出了具有与图6相同的数据的示例，但是根据与正在评估的1LSB码变化相对应的等效子DAC转换来重新映射。图8A和8B一般性地图示了孔径持续时间对所得的DAC输出电压测量的影响。图9一般图示了与故障事件的存在和不存在相关联的频谱图。图10总体示出了可以提供基于硬件的集成器的电路的示例，诸如可以被包括为DMM的一部分。图11大致示出了两个DAC电路代码(i)和(ii)之间的输出步骤的说明性示例，例如对应于从代码值255到代码值256的转变。图12总体示出了一系列类似的DAC电路输出故障的说明性示例，例如具有在写间隔tw处重复的个别故障并在积分持续时间ti上积分。图13A总体上示出了当使用具有差分输入的积分器电路执行积分时可以使用的开关电路的表示，例如可以被包括作为DMM的一部分。图13B总体示出DAC电路输出可以在第一和第二码(i)和(ii)之间循环并返回到第一码(i)的状态序列的说明性示例。图13C一般性地图解说明可通过相对于VL增加VH或通过相对于VH减小VL来实现跨积分器电路(其中“i”表示积分电荷)的输入的电阻上的电压增加。图13D总体上示出了要被集成的等效波形的示例性例子，例如对应于图13C所示的输入，并且可以如图13A所示在使用开关网络的积分器电路的输入处提供。图13E总体示出了可以独立地恢复正向和负向故障区贡献的状态序列，例如使用如图13A所示的相同的通用输入切换方案的变化。图13F总体示出了可以用来在恢复和整合来自数字馈通效应的贡献的同时，拒绝DAC输出与DC差之间的差异的另一状态序列。图14A总体上图示了集成电路的一部分的说明性示例，诸如包括具有冗余的基于电阻的DAC电路，并且对应于表示为代码“X”的第一输出状态。图14B总体示出了图14A的集成电路的一部分的对应于代码“X+1”表示的第二输出状态的说明性示例。图15A总体示出了可用于恢复正向和负向故障区域贡献的状态序列，例如对应于图14A和图14B中说明性示出的两个状态，并且包括在图15B中示例性地示出了包括比较器电路的测量配置。图16A总体示出了可用于恢复正向和负向故障区域贡献的状态序列，例如对应于图14A和图14B中示意性示出的两个状态，以及差分测量配置(其包括在图16B中示例性示出的比较器电路)。图17总体示出了可以使用集成DAC电路或者使用耦合到集成DAC电路的测量电路来执行的技术，诸如方本文档来自技高网...

【技术保护点】
1.一种用于表征与数模转换器(DAC)电路相关的瞬变行为的方法，所述方法包括：产生一系列DAC电路输入事件，从而在DAC电路的输出端产生相应瞬变；使用积分器电路，对来自相应瞬变的贡献求和以确定代表所述瞬变的DAC电路输出偏移值。

【技术特征摘要】
2017.01.11 US 62/445,209;2018.01.05 US 15/863,3131.一种用于表征与数模转换器(DAC)电路相关的瞬变行为的方法，所述方法包括：产生一系列DAC电路输入事件，从而在DAC电路的输出端产生相应瞬变；使用积分器电路，对来自相应瞬变的贡献求和以确定代表所述瞬变的DAC电路输出偏移值。2.权利要求1所述的方法，其中产生一系列事件包括以指定的重复率产生这样的事件；和其中所述DAC电路输出偏移值对应于所述指定的重复率。3.权利要求2所述的方法，包括使用所述输出偏移值来估计代表性瞬变故障区域值。4.权利要求2所述的方法，其中所述一系列事件包括一系列DAC电路寄存器写入。5.权利要求4所述的方法，其中所述DAC电路寄存器写入包括缺少输出电平偏移的DAC电路输出更新。6.权利要求4所述的方法，其中所述DAC电路寄存器写入包括DAC电路输出更新，所述DAC电路输出更新包括DAC电路输出中的直流(DC)值阶跃变化。7.权利要求6所述的方法，其中所述DAC电路寄存器写入包括输出更新，所述输出更新包括在第一时段期间的第一极性DC值阶跃变化和在第二时段期间的第二相反极性DC值阶跃变化。8.权利要求7所述的方法，包括将输入极性交换到所述积分器电路，使得在所述第一时段期间使用第一输入极性，并且在所述第二时段期间使用第二相反的输入极性。9.权利要求1所述的方法，其中所述一系列事件包括一系列的DAC电路寄存器写入，所述DAC电路寄存器写入包括与DAC电路输出更新命令相关的寄存器写入的第一部分、和与DAC电路输出更新命令不关联的寄存器写入的第二部分；和其中该方法包括对应于不关联的输出更新命令的DAC电路寄存器写入去除所述输出偏移值的基线贡献，以确定对应于DAC电路输出更新事件的输出偏移值。10.权利要求1所述的方法，包括：其中所述积分器电路位于包括DAC电路的共享集成电路内；和其中该方法包括将表示瞬变的输出偏移值与指定的阈值进行比较，以根据最低有效位(LSB)贡献的计数来确定输出偏移值；和对应于所述计数来应...

【专利技术属性】
技术研发人员：P·恩怀特，M·闵西卡，F·唐尼，
申请(专利权)人：亚德诺半导体集团，
类型：发明
国别省市：百慕大群岛,BM