The present application provides a delay signal generation device and a delay signal generation method, in which a delay signal generating device includes a digital control delay line and a control circuit, the digital control delay line includes a coarse modulation delay circuit, which is used to generate a plurality of coarse modulation delay letters by applying a plurality of different coarse modulation delays to the input signal. The different coarse tone delays are set by the first control input signal, and the fine modulation delay circuit is used to produce a fine modulation delay signal with a fine modulation delay by performing phase interpolation based on a coarse modulation delay signal, in which the fine tuning delay amount is set by a second control input signal. The control circuit is used to produce a first control input signal and a second control input signal, and the control circuit changes the first control signal when one of the multiple coarse modulation delay signals does not contribute to the fine-tuning delay signal according to the second control input signal. The use of this technical scheme can reduce burr.
【技术实现步骤摘要】
延迟信号产生装置和延迟信号产生方法
本专利技术涉及对输入信号施加延迟量以产生延迟信号,特别是涉及一种使用无毛刺的数字控制延迟线的延迟信号产生装置和延迟信号产生方法。
技术介绍
以实用性的角度考虑,数字控制延迟线(digitallycontrolleddelayline,DCDL)在许多应用中具有重要作用,例如全数字式锁相环(all-digitalphaselockedloop,ADPLL),延迟锁定环(delay-lockedloop,DLL),移相器(phaseshifter),时钟发生器(clockgenerator)等等。然而,毛刺(glitch)是数字电路中出现的不想要的脉冲信号,且已成为数字电路中最常见的设计问题。例如,不想要的毛刺(也可以称为短时脉冲干扰)可能导致数据损失。对于常规的数字控制延迟线(DCDL),在切换延迟控制代码(delaycontrolcode)时可能出现毛刺。因此,需要一种新型的无毛刺的数字控制延迟线设计。
技术实现思路
本专利技术实施例提供一种延迟信号产生装置和延迟信号产生方法,以避免毛刺。本专利技术一实施例提供一种延迟信号产生装置,其包括:数字控制延迟线和控制电路,该数字控制延迟线包括:粗调延迟电路,用于通过对输入信号分别应用多个不同的粗调延迟量以产生多个粗调延迟信号,其中,所述不同的粗调延迟量由第一控制输入信号设置;以及细调延迟电路,用于通过基于所述粗调延迟信号执行相位插值以对所述输入信号产生具有细调延迟量的细调延迟信号,其中,所述细调延迟量由第二控制输入信号设置;控制电路,用于向所述粗调延迟电路产生所述第一控制输入信号, ...
【技术保护点】
1.一种延迟信号产生装置,其特征在于,包括:数字控制延迟线,包括:粗调延迟电路,用于通过对输入信号分别应用多个不同的粗调延迟量以产生多个粗调延迟信号,其中,所述不同的粗调延迟量由第一控制输入信号设置;以及细调延迟电路,用于通过基于所述粗调延迟信号执行相位插值以对所述输入信号产生具有细调延迟量的细调延迟信号,其中,所述细调延迟量由第二控制输入信号设置;以及控制电路,用于向所述粗调延迟电路产生所述第一控制输入信号,以及向所述细调延迟电路产生所述第二控制输入信号,其中,当根据所述第二控制输入信号,所述多个粗调延迟信号其中之一对所述细调延迟信号没有贡献时,所述控制电路改变所述第一控制输入信号。
【技术特征摘要】
2017.01.11 US 15/404,1661.一种延迟信号产生装置,其特征在于,包括:数字控制延迟线,包括:粗调延迟电路,用于通过对输入信号分别应用多个不同的粗调延迟量以产生多个粗调延迟信号,其中,所述不同的粗调延迟量由第一控制输入信号设置;以及细调延迟电路,用于通过基于所述粗调延迟信号执行相位插值以对所述输入信号产生具有细调延迟量的细调延迟信号,其中,所述细调延迟量由第二控制输入信号设置;以及控制电路,用于向所述粗调延迟电路产生所述第一控制输入信号,以及向所述细调延迟电路产生所述第二控制输入信号,其中,当根据所述第二控制输入信号,所述多个粗调延迟信号其中之一对所述细调延迟信号没有贡献时,所述控制电路改变所述第一控制输入信号。2.如权利要求1所述的延迟信号产生装置,其特征在于,所述控制电路控制所述粗调延迟电路每次只改变所述不同的粗调延迟量其中之一。3.如权利要求1所述的延迟信号产生装置,其特征在于,当所述控制电路改变所述第一控制输入信号时,所述多个粗调延迟信号中对所述细调延迟信号没有贡献的粗调延迟信号被调整以响应所述第一控制输入信号的改变。4.如权利要求3所述的延迟信号产生装置,其特征在于,当所述控制电路改变所述第一控制输入信号时,除所述多个粗调延迟信号中对所述细调延迟信号没有贡献的粗调延迟信号以外的粗调延迟信号保持不变。5.如权利要求1所述的延迟信号产生装置,其特征在于,所述不同的粗调延迟量包括第一粗调延迟量和第二粗调延迟量;在所述第一控制输入信号被所述控制电路改变之前,所述第一粗调延迟量比所述第二粗调延迟量大第一延迟差值;而在所述第一控制输入信号被所述控制电路改变之后,所述第二粗调延迟量比所述第一粗调延迟量大第二延迟差值。6.如权利要求5所述的延迟信号产生装置,其特征在于,所述第一延迟差值等于所述第二延迟差值。7.如权利要求1所述的延迟信号产生装置,其特征在于,所述不同的粗调延迟量包括第一粗调延迟量和第二粗调延迟量;所述粗调延迟电路包括多个延迟元件;所述第一粗调延迟量由从所述多个延迟元件中选择的至少一个第一延迟元件设置;所述第二粗调延迟量由从所述多个延迟元件中选择的多个第二延迟元件设置;且所述至少一个第一延迟元件和所述多个第二延迟元件具有至少一个共用延迟元件。8.如权利要求1所述的延迟信号产生装置,其特征在于,所述不同的粗调延迟量包括第一粗调延迟量和第二粗调延迟量;所述粗调延迟电路包括共用延迟元件、位于所述共用延迟元件第一侧的第一组延迟元件以及位于所述共用延迟元件第二侧的第二组延迟元件;当所述第一控制输入信号具有第一设置时,从所述第一组延迟元件中选择的至少一个延迟元件被用于设置所述第一粗调延迟量,从所述第二组延迟元件中选择的至少一个延迟元件被用于设置所述第二粗调延迟量;以及,当所述第一控制输入信号具有第二设置时,从所述第二组延迟元件中选择的至少一个延迟元件被用于设置所述第一粗调延迟量,从所述第一组延迟元件中选择的至少一个延迟元件被用于设置所述第二粗调延迟量。9.如权利要求1所述的延迟信号产生装置,其特征在于,所述粗调延迟电路包括多个延迟元件,所述不同的粗调延迟量包括由不同延迟路径提供的不同延迟量的插值得到的至少一个粗调延迟量,其中,不同延迟路径包括从所述多个延迟元件中选择的延迟元件...
【专利技术属性】
技术研发人员:徐瑛佑,庄志伦,
申请(专利权)人:联发科技股份有限公司,
类型:发明
国别省市:中国台湾,71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。