沟槽功率MOS器件制造技术

本实用新型专利技术涉及一种沟槽功率MOS器件，所述MOS器件包括至少2个MOS器件单元，所述MOS器件单元进一步包括位于有源区中源极和栅极，有源区外围设有终端保护结构，所述栅极自上而下包含栅电极金属层、绝缘介质层、绝缘栅氧化层、P型掺杂层、N型外延层以及N型衬底；相邻MOS器件单元之间的P型掺杂层、N型外延层内具有一轻掺杂N型锥形深阱部和重掺杂N型阱接触区，此轻掺杂N型锥形深阱部的上端延伸至绝缘介质层的下表面，所述轻掺杂N型锥形深阱部的下端嵌入N型外延层内，所述重掺杂N型阱接触区位于N型外延层内，所述轻掺杂N型锥形深阱部下端与重掺杂N型阱接触区上表面接触。本实用新型专利技术加强了器件的可靠性和并改善了崩溃效应，有助于组件在反向偏压时（Vds bias），使电场曲线趋于平缓，改善漏电流的增加程度。

Trench power MOS device

The utility model relates to a trench power MOS device, which includes at least 2 MOS unit units. The MOS device unit further comprises a source and a gate in the active region, and a terminal protection structure on the periphery of the active region. The gate includes a gate electrode metal layer, an insulating medium layer and an insulating gate oxidation from top to bottom. The layer, P type doped layer, N epitaxial layer and N type substrate, the P doped layer and the N epitaxial layer between the adjacent MOS devices have a light doped N shaped deep well and the heavily doped N well contact area. The upper end of the light doped N type conical deep well extends to the lower surface of the dielectric layer, and the light doped N type conical deep well The lower end of the N epitaxial layer is embedded in the N epitaxial layer, and the lower end of the light doped N shaped deep well is contact with the upper surface of the heavily doped N well contact area. The utility model improves the reliability of the device and improves the collapse effect, which helps the component in the reverse bias (Vds bias), makes the electric field curve tend to be gentle, and improves the increase of leakage current.

【技术实现步骤摘要】
沟槽功率MOS器件
本技术涉及MOS器件
，具体涉及一种沟槽功率MOS器件。
技术介绍
沟槽功率MOS器件是在平面式功率MOS器件的基础上发展起来的。与平面式功率MOS器件相比，其具有导通电阻低、饱和压降低、开关速度快、沟道密度高、芯片尺寸小等优点；采用沟槽式结构，消除了平面式功率MOS器件存在的寄生JFET（结型场效应管）效应。目前深沟槽功率MOS器件已经发展成为中低压大功率MOS器件的主流。随着深沟槽大功率MOS器件工艺技术的日渐成熟，市场竞争日趋激烈，一颗芯片的制造成本和利润都已经是按照多少分钱人民币来计算。
技术实现思路
本技术目的是提供一种沟槽功率MOS器件，该沟槽功率MOS器件加强了器件的可靠性和并改善了崩溃效应，有助于组件在反向偏压时（Vdsbias），使电场曲线趋于平缓，改善漏电流的增加程度，进而使崩溃效应不容易产生。为达到上述目的，本技术采用的技术方案是：一种沟槽功率MOS器件，所述MOS器件包括至少2个MOS器件单元，所述MOS器件单元进一步包括位于有源区中源极和栅极，有源区外围设有终端保护结构，所述栅极自上而下包含栅电极金属层、绝缘介质层、绝缘栅氧化层、P型掺杂层、N型外延层以及N型衬底；在栅电极金属层下方的绝缘介质层上开有接触孔，栅电极金属层从该接触孔中向下延伸至导电多晶硅顶部，并与导电多晶硅直接相连；所述导电多晶硅淀积于沟槽中，在栅电极金属层下方设有沟槽，该沟槽位于P型掺杂层，沟槽底部伸入N型外延层，沟槽内壁表面生长有绝缘栅氧化层，沟槽内淀积有导电多晶硅，从而形成沟槽型导电多晶硅；相邻MOS器件单元之间的P型掺杂层、N型外延层内具有一轻掺杂N型锥形深阱部和重掺杂N型阱接触区，此轻掺杂N型锥形深阱部的上端延伸至绝缘介质层的下表面，所述轻掺杂N型锥形深阱部的下端嵌入N型外延层内，所述重掺杂N型阱接触区位于N型外延层内，所述轻掺杂N型锥形深阱部下端与重掺杂N型阱接触区上表面接触，所述轻掺杂N型锥形深阱部的深度与沟槽的深度比例为10：（8~12）。上述技术方案中的有关内容解释如下：1、上述方案中，所述轻掺杂N型锥形深阱部上端开口宽度与下端开口宽度比例为10：（2~4）。2、上述方案中，所述轻掺杂N型锥形深阱部的侧壁与底部的夹角为100°~130°。由于上述技术方案运用，本技术与现有技术相比具有下列优点和效果：1、本技术沟槽功率MOS器件，其相邻MOS器件单元之间的P型掺杂层、N型外延层内具有一轻掺杂N型锥形深阱部和重掺杂N型阱接触区，此轻掺杂N型锥形深阱部的上端延伸至绝缘介质层的下表面，所述轻掺杂N型锥形深阱部的下端嵌入N型外延层内，所述重掺杂N型阱接触区位于N型外延层内，轻掺杂N型锥形深阱部下端与重掺杂N型阱接触区上表面接触，轻掺杂N型锥形深阱部的深度与沟槽的深度比例为10：（8~12），在两个2个功率MOS器件单胞中间置入超结接面，加强了器件的可靠性和并改善了崩溃效应，有助于组件在反向偏压时（Vdsbias），使电场曲线趋于平缓，改善漏电流的增加程度，进而使崩溃效应不容易产生。2、本技术沟槽功率MOS器件，其栅电极金属层从该接触孔中向下延伸至导电多晶硅顶部，并与导电多晶硅直接相连。从而增加了栅电极金属层与绝缘介质层的接触面积，同时栅电极金属层与绝缘介质层形成楔和，大大增加了栅电极金属层与绝缘介质层的粘附力。附图说明附图1为本技术沟槽功率MOS器件平面结构示意图；附图2为本技术沟槽功率MOS器件剖面结构示意图。以上附图中：1、源极；2、栅极；3、终端保护结构；6、MOS器件单元；8、栅电极金属层；9、绝缘介质层；10、绝缘栅氧化层；11、P型掺杂层；12、N型外延层；13、N型衬底；14、沟槽型导电多晶硅；15、沟槽；16、导电多晶硅；17、接触孔；18、轻掺杂N型锥形深阱部；19、重掺杂N型阱接触区。具体实施方式下面结合附图及实施例对本技术作进一步描述：实施例1：一种沟槽功率MOS器件，所述MOS器件包括至少2个MOS器件单元6，所述MOS器件单元6进一步包括位于有源区中源极1和栅极2，有源区外围设有终端保护结构3，所述栅极2自上而下包含栅电极金属层8、绝缘介质层9、绝缘栅氧化层10、P型掺杂层11、N型外延层12以及N型衬底13；在栅电极金属层8下方的绝缘介质层9上开有接触孔17，栅电极金属层8从该接触孔17中向下延伸至导电多晶硅16顶部，并与导电多晶硅16直接相连；所述导电多晶硅16淀积于沟槽15中，在栅电极金属层8下方设有沟槽15，该沟槽15位于P型掺杂层11，沟槽15底部伸入N型外延层12，沟槽15内壁表面生长有绝缘栅氧化层10，沟槽15内淀积有导电多晶硅16，从而形成沟槽型导电多晶硅14；相邻MOS器件单元6之间的P型掺杂层11、N型外延层12内具有一轻掺杂N型锥形深阱部18和重掺杂N型阱接触区19，此轻掺杂N型锥形深阱部18的上端延伸至绝缘介质层9的下表面，所述轻掺杂N型锥形深阱部18的下端嵌入N型外延层12内，所述重掺杂N型阱接触区19位于N型外延层12内，所述轻掺杂N型锥形深阱部18下端与重掺杂N型阱接触区19上表面接触，所述轻掺杂N型锥形深阱部18的深度与沟槽15的深度比例为10：8~12。上述轻掺杂N型锥形深阱部18上端开口宽度与下端开口宽度比例为10：3。上述轻掺杂N型锥形深阱部18的侧壁与底部的夹角为120°。实施例2：一种沟槽功率MOS器件，所述MOS器件包括至少2个MOS器件单元6，所述MOS器件单元6进一步包括位于有源区中源极1和栅极2，有源区外围设有终端保护结构3，所述栅极2自上而下包含栅电极金属层8、绝缘介质层9、绝缘栅氧化层10、P型掺杂层11、N型外延层12以及N型衬底13；在栅电极金属层8下方的绝缘介质层9上开有接触孔17，栅电极金属层8从该接触孔17中向下延伸至导电多晶硅16顶部，并与导电多晶硅16直接相连；所述导电多晶硅16淀积于沟槽15中，在栅电极金属层8下方设有沟槽15，该沟槽15位于P型掺杂层11，沟槽15底部伸入N型外延层12，沟槽15内壁表面生长有绝缘栅氧化层10，沟槽15内淀积有导电多晶硅16，从而形成沟槽型导电多晶硅14；相邻MOS器件单元6之间的P型掺杂层11、N型外延层12内具有一轻掺杂N型锥形深阱部18和重掺杂N型阱接触区19，此轻掺杂N型锥形深阱部18的上端延伸至绝缘介质层9的下表面，所述轻掺杂N型锥形深阱部18的下端嵌入N型外延层12内，所述重掺杂N型阱接触区19位于N型外延层12内，所述轻掺杂N型锥形深阱部18下端与重掺杂N型阱接触区19上表面接触，所述轻掺杂N型锥形深阱部18的深度与沟槽15的深度比例为10：8~12。上述轻掺杂N型锥形深阱部18上端开口宽度与下端开口宽度比例为10：2.5。上述轻掺杂N型锥形深阱部18的侧壁与底部的夹角为105°。采用上述沟槽功率MOS器件时，其在两个2个功率MOS器件单胞中间置入超结接面，加强了器件的可靠性和并改善了崩溃效应，有助于组件在反向偏压时（Vdsbias），使电场曲线趋于平缓，改善漏电流的增加程度，进而使崩溃效应不容易产生；其次，其栅电极金属层从该接触孔中向下延伸至导电多晶硅顶部，并与导电多晶硅直接相连。从而增加本文档来自技高网...

【技术保护点】
1.一种沟槽功率MOS器件，所述MOS器件包括至少2个MOS器件单元（6），所述MOS器件单元（6）进一步包括位于有源区中源极（1）和栅极（2），有源区外围设有终端保护结构（3），所述栅极（2）自上而下包含栅电极金属层（8）、绝缘介质层（9）、绝缘栅氧化层（10）、P型掺杂层（11）、N型外延层（12）以及N型衬底（13）；在栅电极金属层（8）下方的绝缘介质层（9）上开有接触孔（17），栅电极金属层（8）从该接触孔（17）中向下延伸至导电多晶硅（16）顶部，并与导电多晶硅（16）直接相连；所述导电多晶硅（16）淀积于沟槽（15）中，在栅电极金属层（8）下方设有沟槽（15），该沟槽（15）位于P型掺杂层（11），沟槽（15）底部伸入N型外延层（12），沟槽（15）内壁表面生长有绝缘栅氧化层（10），沟槽（15）内淀积有导电多晶硅（16），从而形成沟槽型导电多晶硅（14）；其特征在于：相邻MOS器件单元（6）之间的P型掺杂层（11）、N型外延层（12）内具有一轻掺杂N型锥形深阱部（18）和重掺杂N型阱接触区（19），此轻掺杂N型锥形深阱部（18）的上端延伸至绝缘介质层（9）的下表面，所述轻掺杂N型锥形深阱部（18）的下端嵌入N型外延层（12）内，所述重掺杂N型阱接触区（19）位于N型外延层（12）内，所述轻掺杂N型锥形深阱部（18）下端与重掺杂N型阱接触区（19）上表面接触，所述轻掺杂N型锥形深阱部（18）的深度与沟槽（15）的深度比例为10：（8~12）。...

【技术特征摘要】
1.一种沟槽功率MOS器件，所述MOS器件包括至少2个MOS器件单元（6），所述MOS器件单元（6）进一步包括位于有源区中源极（1）和栅极（2），有源区外围设有终端保护结构（3），所述栅极（2）自上而下包含栅电极金属层（8）、绝缘介质层（9）、绝缘栅氧化层（10）、P型掺杂层（11）、N型外延层（12）以及N型衬底（13）；在栅电极金属层（8）下方的绝缘介质层（9）上开有接触孔（17），栅电极金属层（8）从该接触孔（17）中向下延伸至导电多晶硅（16）顶部，并与导电多晶硅（16）直接相连；所述导电多晶硅（16）淀积于沟槽（15）中，在栅电极金属层（8）下方设有沟槽（15），该沟槽（15）位于P型掺杂层（11），沟槽（15）底部伸入N型外延层（12），沟槽（15）内壁表面生长有绝缘栅氧化层（10），沟槽（15）内淀积有导电多晶硅（16），从而形成沟槽型导电多晶硅...

【专利技术属性】
技术研发人员：黄彦智，陆佳顺，杨洁雯，
申请(专利权)人：苏州硅能半导体科技股份有限公司，
类型：新型
国别省市：江苏,32