一种纵向结构双向低电容瞬态电压抑制器制造技术

本实用新型专利技术提出一种纵向结构双向低电容瞬态电压抑制器，包括芯片本体，芯片本体上具有I/O端口，I/O端口到芯片本体背面有两条支路，两条支路用深槽隔离开，其中一条支路由P+、N‑epi、BN、P‑sub组成，BN与P‑sub形成TVS管，P+与N‑Epi形成普通二极管；另一条支路由P‑sub、N‑epi、N+、P+形成，其中N+/P+形成TVS管，P‑sub、N‑epi形成普通二极管；利用一颗芯片实现双向静电保护，在封装时只需选择一颗芯片进行一次正面打线操作，封装简单，可降低生产成本。

A bidirectional low capacitance transient voltage suppressor with longitudinal structure

The utility model provides a bidirectional low capacitance transient voltage suppressor of a longitudinal structure, including a chip body. The chip has a I/O port on the chip. The I/O port has two branches on the back of the chip, and the two branches are separated by the deep slot. One of the branches is composed of P+, N EPI, BN and P sub, BN and P sub form TVS tubes. A common diode is formed with the N Epi; the other is formed by P sub, N EPI, N+, P+, in which N+/P+ forms a TVS tube, P sub, and formed a common diode; a chip is used to achieve two-way electrostatic protection. In the package, only one chip is selected to perform a front line operation, and the package is simple and can reduce production. Cost.

【技术实现步骤摘要】
一种纵向结构双向低电容瞬态电压抑制器
本技术涉及半导体器件，尤其涉及一种纵向结构双向低电容瞬态电压抑制器。
技术介绍
目前市场上的低电容的瞬态电压抑制器绝大多数是单向的，对于正、反向的静电保护则需要两个这样的TVS芯片。利用两个单向的TVS芯片实现双向静电保护，其最大的不足之处就是成本高，市场竞争力差。因此，有必要对这种低电容的瞬态电压抑制器进行结构优化，以克服上述缺陷。
技术实现思路
本技术的目的是提供一种纵向结构双向低电容瞬态电压抑制器，利用一颗芯片实现双向静电保护。本技术为解决其技术问题所采用的技术方案是：一种纵向结构双向低电容瞬态电压抑制器，包括芯片本体，芯片本体上具有I/O端口，其中：I/O端口到芯片本体背面有两条支路，两条支路用深槽隔离开，其中一条支路由P+、N-epi、BN、P-sub组成，BN与P-sub形成TVS管，P+与N-Epi形成普通二极管；另一条支路由P-sub、N-epi、N+、P+形成，其中N+/P+形成TVS管，P-sub、N-epi形成普通二极管；当电流的走向是I/O→GND时，会选择左边的支路；当电流的走向是GND→I/O时，则会选择右侧的支路。芯片本体正面通过打线引出作为一个电极，芯片的背面直接与底座基板连接作为另一电极，在封装时只需选择一颗芯片进行一次正面打线操作。两条支路的电流-电压关系曲线及电容均相同，是一个对称的低电容TVS结构。本技术的优点在于：该瞬态电压抑制器I/O端口到芯片本体背面有两条支路，两条支路用深槽隔离开来，当电流的走向是I/O到GND时，会选择左边的支路；当电流的走向是GND到I/O时，则会选择右侧的支路，利用一颗芯片实现双向静电保护，芯片本体正面通过打线引出作为一个电极，芯片的背面直接与底座基板连接作为另一电极，在封装时只需选择一颗芯片进行一次正面打线操作，封装简单，可降低生产成本。附图说明图1是本技术提出的纵向结构双向低电容瞬态电压抑制器的结构示意图；图2是该瞬态电压抑制器的等效电路图；图3是该瞬态电压抑制器的制作工艺流程图。具体实施方式为了使本技术实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合图示与具体实施例，进一步阐述本技术。如图1、图2所示，本技术提出的纵向结构双向低电容瞬态电压抑制器包括芯片本体，芯片本体上具有I/O端口，I/O端口到芯片本体背面有两条支路，两条支路用深槽隔离开，其中一条支路由P+、N-epi、BN、P-sub组成，BN与P-sub形成TVS管，P+与N-Epi形成普通二极管；另一条支路由P-sub、N-epi、N+、P+形成，其中N+/P+形成TVS管，P-sub、N-epi形成普通二极管；当电流的走向是I/O→GND时，会选择左边的支路；当电流的走向是GND→I/O时，则会选择右侧的支路。芯片本体正面通过打线引出作为一个电极，芯片的背面直接与底座基板连接作为另一电极，在封装时只需选择一颗芯片进行一次正面打线操作。两条支路的电流-电压关系曲线及电容均相同，是一个对称的低电容TVS结构。该纵向结构双向低电容瞬态电压抑制器在前段工艺过程中包括7个光刻层次：埋层、Nplus、Pplus、Trench、Contact、Metal及钝化层。整体的工艺流程如图3所示：1、Substrate，投料，选用P型的衬底材料，电阻率在10～50MΩ·cm左右；2、ScreenOX，注入掩蔽层左右；3、BNPhoto，埋层光刻，包括涂胶、曝光、显影；4、BNimplant，注入N型杂质(砷、锑或磷)，能量在40～120kev，剂量在E16数量级；5、PRstrip，去除BN光刻后保留的光刻胶；6、BNdrivein，埋层推进，温度保持在900～1200℃，时间持续60min～200min；7、Backseal，先做LPTEOS，再做LPSi3N4将晶圆侧边及背面保护起来，防止外延生长过程中有自掺杂；8、Removefrontoxide&Nitride，去除晶圆正面的SIO2及Si3N4；9、EPIGrowth，外延生长，N型外延，电阻率大于250Ω·cm，厚度为5～20μm；10、ScreenOX，注入掩蔽层左右；11、N+Photo，NPlus光刻，包括涂胶、曝光、显影过程；12、N+implant，注入N型杂质(砷、锑或磷)，能量在40～120kev，剂量在E14数量级；13、PRstrip，去除N+光刻后保留的光刻胶；14、N+drivein，NPlus推进，温度保持在900～1200℃，时间持续60min～200min；15、P+Photo，PPlus光刻，包括涂胶、曝光、显影过程；16、P+implant，注入P型杂质硼，能量在40～100kev，剂量在E15数量级；17、PRstrip，去除P+光刻后保留的光刻胶；18、Hardmask淀积，硬掩模淀积，1.5μm左右的PESiO2；19、TrenchPhoto，沟槽光刻，包括涂胶、曝光、显影过程；20、Hardmask刻蚀，硬掩模刻蚀，采用干法刻蚀；21、PRstrip，去除沟槽光刻后保留的光刻胶；22、Trench刻蚀，沟槽刻蚀，深度为20μm左右；23、HardmaskRemove，去除硬掩模；24、Trenchfill，深槽填充，通常采用先长linearoxide左右，再长LPTEOS；25、P+drivein，PPlus推进，温度保持在900～1200℃，时间持续20min～100min；26、ContactPhoto，接触孔光刻，包括涂胶、曝光、显影过程；27、ContactEtch，接触孔刻蚀，采用干法或者湿法刻蚀；28、MetalSputter，金属溅射，通常采用Ti/TiN+4UMAlSiCu；29、MetalPhoto，金属光刻，包括涂胶、曝光、显影过程；30、MetalEtch，金属刻蚀，采用干法或者湿法刻蚀；31、Passivation淀积，钝化淀积，采用USG+Si3N4，总厚度为1.5μm左右；32、PassivationPhoto，钝化光刻，包括涂胶、曝光、显影；33、PassivationEtch，钝化刻蚀，采用干法刻蚀；34、Backgrind，背面研磨，厚度依封装需求而定；35、Backmetal，背面金属，种类及厚度依封装需求而定。以上实施方式只为说明本技术的技术构思及特点，其目的在于让本领域的技术人员了解本技术的内容并加以实施，并不能以此限制本技术的保护范围，凡根据本技术精神实质所做的等效变化或修饰，都应涵盖在本技术的保护范围内。本文档来自技高网...

【技术保护点】
1.一种纵向结构双向低电容瞬态电压抑制器，包括芯片本体，芯片本体上具有I/O端口，其特征在于：I/O端口到芯片本体背面有两条支路，两条支路用深槽隔离开，其中一条支路由P+、N‑epi、BN、P‑sub组成，BN与P‑sub形成TVS管，P+与N‑Epi形成普通二极管；另一条支路由P‑sub、N‑epi、N+、P+形成，其中N+/P+形成TVS管，P‑sub、N‑epi形成普通二极管。

【技术特征摘要】
1.一种纵向结构双向低电容瞬态电压抑制器，包括芯片本体，芯片本体上具有I/O端口，其特征在于：I/O端口到芯片本体背面有两条支路，两条支路用深槽隔离开，其中一条支路由P+、N-epi、BN、P-sub组成，BN与P-sub形成TVS管，P+与N-Epi形成普通二极管；另一条支路由P-sub、N-epi、N+、P+形成，其中N+...

【专利技术属性】
技术研发人员：吴昊，余晓明，
申请(专利权)人：深圳傲威半导体有限公司，
类型：新型
国别省市：广东,44