半导体芯片及其半导体系统技术方案

一种半导体芯片及其半导体系统，该半导体芯片包括叠加的多个半导体级。半导体级包括耦合至公共输入节点的多个基本电路。感测电路被耦合至不同级的基本元件。感测电路的输出用于生成数字，该数字用作半导体芯片的标识号。

Semiconductor chip and its semiconductor system

A semiconductor chip and semiconductor system including superimposed multiple semiconductor stages. The semiconductor stage includes a plurality of basic circuits coupled to the common input node. The sensing circuit is coupled to the basic components of different levels. The output of the sensing circuit is used to generate the number, which is used as the identification number of the semiconductor chip.

【技术实现步骤摘要】
半导体芯片及其半导体系统
本公开涉及电子芯片，更具体地涉及用于将标识号(identificationnumber)分派给三维芯片(3D芯片)的系统。
技术介绍
已知在电子芯片上插入标识号，例如，通过激光雕刻或印刷。这些标识号可以例如确定芯片的来源。在每个芯片上插入标识号的缺点在于，这需要为芯片制造步骤添加特定步骤，其可能相对昂贵。而且，已知形成三维芯片或3D芯片，也就是说，其部件形成在若干叠加的半导体级中的芯片。部件被形成在每个半导体级中和每个半导体级上，并且互连网络与每个半导体级相关联。半导体级通过被称为贯通硅过孔(TSV)的过孔(via)而彼此连接。
技术实现思路
本公开的一个方面提供了一种半导体芯片，包括：叠加的多个半导体级，包括耦合至公共输入节点的第一类型的多个基本电路；以及多个感测电路，所述多个感测电路中的每个感测电路耦合至：所述多个半导体级中的一个半导体级的所述多个基本电路中的相应基本电路的输出；以及所述多个半导体级中的另一半导体级的所述多个基本电路中的相应基本电路的输出，其中所述多个感测电路中的每个感测电路在操作中生成输出信号，并且与所述半导体芯片相关联的数字是基于所述多个感测电路的输出信号。根据本公开的一个实施例，所述第一类型的所述基本电路包括逻辑电路。根据本公开的一个实施例，所述第一类型的所述基本电路包括逆变器。根据本公开的一个实施例，所述感测电路包括触发器。根据本公开的一个实施例，所述第一类型的所述基本电路包括电流源。根据本公开的一个实施例，所述感测电路包括感测放大器。根据本公开的一个实施例，该半导体芯片包括一个或多个处理核。根据本公开的一个实施例，该半导体芯片包括温度管理电路。根据本公开的一个实施例，该半导体芯片包括数字生成电路，所述数字生成电路耦合至所述多个感测电路的所述输出。根据本公开的一个实施例，该半导体芯片包括比较器，所述比较器耦合至所述数字生成电路的输出。本公开的一个方面提供了一种半导体系统，包括：叠加的多个半导体级，包括耦合至公共输入节点的第一类型的多个基本电路；多个感测电路，分别耦合至：所述多个半导体级中的一个半导体级的所述多个基本电路中的一个基本电路的输出；以及所述多个半导体级中的另一半导体级的所述多个基本电路中的一个基本电路的输出，其中所述多个感测电路中的每个感测电路在操作中生成输出信号；以及数字生成电路，耦合至所述多个感测电路的输出，其中所述数字生成电路在操作中基于由所述多个感测电路生成的所述输出信号来生成数字。根据本公开的一个实施例，所述第一类型的所述基本电路包括逻辑电路。根据本公开的一个实施例，所述第一类型的所述基本电路包括逆变器。根据本公开的一个实施例，所述感测电路包括触发器。根据本公开的一个实施例，所述第一类型的所述基本电路包括电流源。根据本公开的一个实施例，所述感测电路包括感测放大器。根据本公开的一个实施例，该半导体系统包括温度管理电路。根据本公开的一个实施例，该半导体系统包括比较器，所述比较器耦合至所述数字生成电路的输出。根据本公开的一个实施例，所述多个感测电路被包括在叠加的所述多个半导体级中的一个或多个半导体级中。根据本公开的一个实施例，叠加的所述多个半导体级包括耦合至第二公共输入节点的第二类型的多个基本电路，并且所述半导体系统包括：第二多个感测电路，分别耦合至：所述多个半导体级中的一个半导体级中的所述第二类型的所述多个基本电路中的一个基本电路的输出；以及所述多个半导体级中的另一半导体级中的所述第二类型的多个基本电路中的一个基本电路的输出，其中所述第二多个感测电路中的每个感测电路在操作中生成输出信号，所述数字生成电路耦合至所述第二多个感测电路的所述输出，并且所述数字生成电路在操作中基于由所述多个感测电路生成的所述输出信号和由所述第二多个感测电路生成的所述输出信号来生成所述数字。根据本公开的一个实施例，叠加的所述多个半导体级包括耦合至第二公共输入节点的所述第一类型的第二多个基本电路，并且所述半导体系统包括：第二多个感测电路，分别耦合至：所述多个半导体级中的一个半导体级中的所述第一类型的所述第二多个基本电路中的一个基本电路的输出；以及所述多个半导体级的另一半导体级中的所述第一类型的所述第二多个基本电路中的一个基本电路的输出，其中所述第二多个感测电路中的每个感测电路在操作中生成输出信号，所述数字生成电路耦合至所述第二多个感测电路的所述输出，并且所述数字生成电路在操作中基于由所述多个感测电路生成的所述输出信号和由所述第二多个感测电路生成的所述输出信号来生成所述数字。根据本公开的一个实施例，该半导体系统包括半导体芯片，所述半导体芯片至少包括叠加的所述多个半导体层。在实施例中，一种芯片，包括：叠加的至少两个半导体级，其中在每个半导体级中都形成全部连接至同一个输入节点的同一类型的基本电路；以及多个部件，每个部件适于提供取决于分别位于第一半导体级和第二半导体级中的第一基本电路和第二基本电路的输出信号之间的差别的值，多个部件的输出信号被组合以形成数字(number)。根据一个实施例，基本电路是逻辑电路。根据一个实施例，基本电路是逆变器。根据一个实施例，每个部件适合于比较基本电路的响应时间。根据一个实施例，基本电路是电流源。根据一个实施例，每个部件适合于比较基本电路的输出信号的幅度。根据一个实施例，一种芯片，包括大于1000的部件的数字。根据一个实施例，一种芯片，包括温度管理电路。在实施例中，一种半导体芯片，包括：叠加的多个半导体级，其包括耦合至公共输入节点的第一类型的多个基本电路；以及多个感测电路，多个感测电路中的每个感测电路耦合至以下各项：多个半导体级中的一个半导体级的多个基本电路中的相应的基本电路的输出，以及多个半导体级中的另一半导体级的多个基本电路中的相应基本电路的输出，其中多个感测电路中的每个感测电路在操作中生成输出信号，并且与半导体芯片相关联的数字是基于多个感测电路的输出信号。在实施例中，第一类型的基本电路包括逻辑电路。在实施例中，第一类型的基本电路包括逆变器。在实施例中，感测电路包括触发器。在实施例中，第一类型的基本电路包括电流源。在实施例中，感测电路包括感测放大器。在实施例中，半导体芯片包括一个或多个处理核。在实施例中，半导体芯片包括温度管理电路。在实施例中，半导体芯片包括数字生成电路，该数字生成电路耦合至多个感测电路的输出。在实施例中，半导体芯片包括比较器，该比较器耦合至数字生成电路的输出。在实施例中，一种半导体系统，包括：叠加的多个半导体级，其包括耦合至公共输入节点的第一类型的多个基本电路；多个感测电路，其分别耦合至以下各项：多个半导体级中的一个半导体级的多个基本电路中的一个基本电路的输出，以及多个半导体级中的另一半导体级的多个基本电路中的一个基本电路的输出，其中多个感测电路中的每个感测电路在操作中生成输出信号；以及数字生成电路，其耦合至多个感测电路的输出，其中数字生成电路在操作中基于由多个感测电路生成的输出信号来生成数字。在实施例中，第一类型的基本电路包括逻辑电路。在实施例中，第一类型的基本电路包括逆变器。在实施例中，感测电路包括触发器。在实施例中，第一类型的基本电路包括电流源。在实施例中，感测电路包括感测放大器。在实施例中，该半本文档来自技高网...

【技术保护点】
1.一种半导体芯片，其特征在于，包括：叠加的多个半导体级，包括耦合至公共输入节点的第一类型的多个基本电路；以及多个感测电路，所述多个感测电路中的每个感测电路耦合至：所述多个半导体级中的一个半导体级的所述多个基本电路中的相应基本电路的输出；以及所述多个半导体级中的另一半导体级的所述多个基本电路中的相应基本电路的输出，其中所述多个感测电路中的每个感测电路在操作中生成输出信号，并且与所述半导体芯片相关联的数字是基于所述多个感测电路的输出信号。

【技术特征摘要】
2017.01.02 FR 17500111.一种半导体芯片，其特征在于，包括：叠加的多个半导体级，包括耦合至公共输入节点的第一类型的多个基本电路；以及多个感测电路，所述多个感测电路中的每个感测电路耦合至：所述多个半导体级中的一个半导体级的所述多个基本电路中的相应基本电路的输出；以及所述多个半导体级中的另一半导体级的所述多个基本电路中的相应基本电路的输出，其中所述多个感测电路中的每个感测电路在操作中生成输出信号，并且与所述半导体芯片相关联的数字是基于所述多个感测电路的输出信号。2.根据权利要求1所述的半导体芯片，其特征在于，所述第一类型的所述基本电路包括逻辑电路。3.根据权利要求2所述的半导体芯片，其特征在于，所述第一类型的所述基本电路包括逆变器。4.根据权利要求3所述的半导体芯片，其特征在于，所述感测电路包括触发器。5.根据权利要求1所述的半导体芯片，其特征在于，所述第一类型的所述基本电路包括电流源。6.根据权利要求5所述的半导体芯片，其特征在于，所述感测电路包括感测放大器。7.根据权利要求1所述的半导体芯片，其特征在于，包括一个或多个处理核。8.根据权利要求1所述的半导体芯片，其特征在于，包括温度管理电路。9.根据权利要求1所述的半导体芯片，其特征在于，包括数字生成电路，所述数字生成电路耦合至所述多个感测电路的所述输出。10.根据权利要求9所述的半导体芯片，其特征在于，包括比较器，所述比较器耦合至所述数字生成电路的输出。11.一种半导体系统，其特征在于，包括：叠加的多个半导体级，包括耦合至公共输入节点的第一类型的多个基本电路；多个感测电路，分别耦合至：所述多个半导体级中的一个半导体级的所述多个基本电路中的一个基本电路的输出；以及所述多个半导体级中的另一半导体级的所述多个基本电路中的一个基本电路的输出，其中所述多个感测电路中的每个感测电路在操作中生成输出信号；以及数字生成电路，耦合至所述多个感测电路的输出，其中所述数字生成电路在操作中基于由所述多个感测电路生成的所述输出信号来生成数字。12.根据权利要求11所述的半导体系统，其特征在于，所述第一类型的所述基本电路包括逻辑电路。13.根据权利要求12所述的半导体系统，其特征在于，所述第一...

【专利技术属性】
技术研发人员：A·艾尔斯，B·博罗特，
申请(专利权)人：意法半导体克洛尔二公司，
类型：新型
国别省市：法国,FR