The utility model discloses a wafer level encapsulated chip packaging structure, which belongs to the semiconductor packaging technology field. A buffer layer is arranged on the surface of the chip monomer. The buffer layer opens a buffer layer above the chip electrode to open the front of the chip electrode and sets a chip welding ball on the opening of the buffer layer. The four circumference wall of the chip monomer is set with a rough surface, and the rough face is grooved. The edge of the buffer layer is extended to the side wall of the chip monomer, and the package seal is arranged around and on the front of the chip monomer. The package seal completely covers the chip welding ball, exposes the opening of the welding ball section, and sets the envelopes to weld the ball in the weld section, and below the lower surface of the chip monomer and the enveloping layer. A protective layer is set on the surface. The encapsulation structure of the utility model can increase the combination of the chip and the sealing material when sealing, and protect the edge of the chip to prevent the cracking and cushion the shrinkage stress of the encapsulation.
【技术实现步骤摘要】
一种圆片级包覆型芯片封装结构
本技术涉及一种圆片级包覆型芯片封装结构,属于半导体封装
技术介绍
在当今日益蓬勃的半导体行业中,电子封装也成为一个日益重要的领域。几十年来,封装行业的发展,使更多的要求需要得到满足。随着电子消费领域的不断发展,对于小芯片的需求不断增加,芯片尺寸越小的情况下,单位面积上能更多的放置芯片,则相应的空间就能更多的释放给消费电子产品的设计,从而得到更薄更轻的产品。一方面,CSP封装形式提供了小芯片的可行性,但同时,裸露及未包封的芯片结构具有影响后期的可靠性及焊接爬锡造成漏电等的弊端。另一方面,芯片尺寸很小的情况下,单颗芯片的注塑包封的难度和成本急剧增大,整片晶圆的封装方案才能适应所有的产品结构。
技术实现思路
本技术的目的在于克服上述的问题,提供一种圆片级包覆型芯片封装结构,为芯片提供六面的包封方案,使其具备较好的可靠性,同时解决焊接爬锡漏电的问题。本技术的目的是这样实现的:本技术一种圆片级包覆型芯片封装结构,其包括芯片单体和包封体焊球,所述芯片单体表面设有芯片电极及相应电路布局,所述芯片单体上表面设置缓冲层,所述缓冲层于芯片电极上方开设缓冲层开口露出芯片电极的正面,并在缓冲层开口上设置芯片焊球,所述芯片单体的四周侧壁设置粗糙面,所述粗糙面呈沟槽状条纹,所述缓冲层的边缘延展至芯片单体的侧壁,在所述芯片单体的四周和正面设置包封层,所述包封层将芯片焊球完全包覆,露出焊球剖面开口,在所述焊球剖面开口设置包封体焊球;在所述芯片单体的下表面和包封层的下表面设置保护层。可选地,所述粗糙面的沟槽状条纹垂直或平行于芯片单体的正面。可选地,所述芯 ...
【技术保护点】
1.一种圆片级包覆型芯片封装结构,其包括芯片单体(C1)和包封体焊球(30),所述芯片单体(C1)表面设有芯片电极(11)及相应电路布局,其特征在于,所述芯片单体(C1)上表面设置缓冲层(12),所述缓冲层(12)于芯片电极(11)上方开设缓冲层开口(121)露出芯片电极(11)的正面,并在缓冲层开口(121)上设置芯片焊球(20),所述芯片单体(C1)的四周侧壁设置粗糙面(13),所述粗糙面(13)呈沟槽状条纹,所述缓冲层(12)的边缘延展至芯片单体(C1)的侧壁,在所述芯片单体(C1)的四周和正面设置包封层(40),所述包封层(40)将芯片焊球(20)完全包覆,露出焊球剖面开口(21),在所述焊球剖面开口(21)设置包封体焊球(30);在所述芯片单体(C1)的下表面和包封层(40)的下表面设置保护层(50)。
【技术特征摘要】
1.一种圆片级包覆型芯片封装结构,其包括芯片单体(C1)和包封体焊球(30),所述芯片单体(C1)表面设有芯片电极(11)及相应电路布局,其特征在于,所述芯片单体(C1)上表面设置缓冲层(12),所述缓冲层(12)于芯片电极(11)上方开设缓冲层开口(121)露出芯片电极(11)的正面,并在缓冲层开口(121)上设置芯片焊球(20),所述芯片单体(C1)的四周侧壁设置粗糙面(13),所述粗糙面(13)呈沟槽状条纹,所述缓冲层(12)的边缘延展至芯片单体(C1)的侧壁,在所述芯片单体(C1)的四周和正面设置包封层(40),...
【专利技术属性】
技术研发人员:花轩,陈栋,孙超,张黎,陈锦辉,赖志明,
申请(专利权)人:江阴长电先进封装有限公司,
类型:新型
国别省市:江苏,32
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。