当前位置: 首页 > 专利查询>英特尔公司专利>正文

数字控制的零电流开关制造技术

技术编号:18466942 阅读:17 留言:0更新日期:2018-07-18 16:30
总体上,此公开描述了一种装置。该装置包括开关控制器电路系统和过零逻辑电路系统。该开关控制器电路系统用于控制DC至DC转换器中的高侧开关和低侧开关的导通状态。过零逻辑电路系统包括相位比较器电路系统、第一时钟控制电路系统和第二时钟控制电路系统。每个时钟控制电路系统包括一个或多个延迟元件。过零逻辑电路系统将监测开关节点电压Vsw,并确定Vsw是否大于参考Vref。如果在低侧开关接通时Vsw大于Vref而,Vsw大于Vref对应于负电感器电流,那么开关控制器电路系统将断开低侧开关。

Zero current switch with digital control

In general, this is a public description of a device. The device comprises a switch controller circuit system and a zero crossing logic circuit system. The switch controller circuit system is used to control the conduction state of the high side switch and the low side switch in the DC to DC converter. The zero crossing logic circuit system includes the phase comparator circuit system, the first clock control circuit system and the second clock control circuit system. Each clock control circuit system comprises one or more delay elements. The zero crossing logic circuit system will monitor the switching node voltage Vsw and determine whether the Vsw is larger than the reference Vref. If the Vsw is larger than Vref when the low side switch is connected, and the Vsw is greater than Vref corresponding to the negative inductor current, then the switch controller circuit system will disconnect the low side switch.

【技术实现步骤摘要】
【国外来华专利技术】数字控制的零电流开关
本公开涉及开关转换器电源中的零电流开关的数字控制。
技术介绍
以CMOS(互补金属氧化物半导体)工艺实现的基于电感器的开关转换器(例如,降压DC-DC转换器)由于相对较小的电感器值而可能具有相对较大的电感器电流纹波。电感尺寸可以针对最大负载进行优化,但系统可能会在中等至轻负载条件下花费大量时间。在中等至轻负载条件期间,在连续导通模式(CCM)调节中,稳态负向电感器电流可能会导致效率损失,而不会对负载电流或调节作出贡献。模拟二极管仿真技术可用于防止负电流,从而提高效率并降低由负电流引起的部件上的应力。模拟二极管仿真技术通常使用模拟电路系统,例如模拟比较器、感测电阻器、电流镜、缓冲器(snubber)和/或放大器等。随着高速转换器集成到亚微米制造工艺中,这些模拟电路变得对于缩放和校准具有挑战性。附图简述通过对实施例的详细描述,所要求保护的主题的特征和优点将显而易见,描述应该参考各个附图来考虑,其中:图1示出了符合本公开的各实施例的电源系统。图2示出根据本公开的一个示例实施例的一个示例过零逻辑电路系统。图3示出根据本公开的一个示例实施例的另一个示例过零逻辑电路系统。图4包括描绘符合本公开的各实施例的电感器电流和开关节点电压的曲线图;以及图5是根据本公开的一个实施例的零电流开关操作的流程图。虽然下列具体实施方式将参考示例性实施例来进行,但是,示例性实施例的许多替代方案、修改以及变型对本领域的技术人员而言将是显而易见的。具体实施方式通常,本公开涉及被配置为解决与在先进CMOS(互补金属氧化物半导体)工艺上实现基于电感器的DC-DC降压调节器相关的挑战的电路、系统和方法。具体而言,本公开涉及用于开关转换器电源中的零电流开关的数字控制。在操作中,在同步降压转换器的每个开关周期期间,高侧开关导通并且电感器电流斜升。然后高侧开关断开并且低侧开关接通以使电感器电流斜降。在低于最大负载条件下,当平均电感器电流小于峰-峰电流的一半时,电感器电流可能会在低侧开关斜降期间转向负值。当电感器电流为负值(即,流出负载电容器)时,跨低侧开关VLS两端的电压稍微转变成正值。跨低侧开关VLs两端的电压等于开关节点电压Vsw与参考电压Vref之间的差值。如果参考是接地,那么VLS等于Vsw。因此,Vsw大于Vref对应于负电感器电流。电路、系统和方法被配置为使用数字延迟线来监视开关节点电压。电路、系统和方法被配置为确定开关节点电压是否大于Vref或开始升高到Vref以上。如果Vsw大于Vref,则电路、系统和方法被配置为发信号通知低侧开关应断开,以防止负电感器电流。因此,可以监视Vsw并且检测到大于Vref的Vsw可以触发断开低侧开关。然后降压转换器可以在二极管仿真模式下操作,从而防止负电感器电流并且可以避免连续导通模式损失。在解决特定转换器(例如,降压转换器)的挑战的同时,本公开的电路、系统和方法也可用于其他零电流切换转换。这里描述的逻辑和电路系统可以体现为集成电路(IC)设计,例如互补金属氧化物半导体(CMOS)设计等。在其他实施例中,电源电路系统可以使用模块化功率列集成电路(PTIC)来实现,其中每个电源代表一片公共管芯。图1示出了符合本公开的各实施例的电源系统100。电源系统100通常包括配置成控制DC-DC转换器电路系统102的开关控制器电路系统104。在一些实施例中,电源系统100可以包括开关120,如下面将更详细描述的。DC-DC转换器电路系统102可以包括开关DC/DC转换器电源拓扑结构,例如已知的和/或后期开发的开关DC/DC转换器拓扑结构,诸如降压、升压、降压-升压、SEPIC(单端初级电感器转换器)、D类等。在图1的示例中,DC-DC(即,DC至DC)转换器电路系统102是降压转换器拓扑结构,其包括一对开关,例如耦合在电压轨(即,电源电压)Vin(V入)和参考节点Vref(例如,接地)之间的半桥布置112中的第一开关114A和第二开关114B(例如,CMOS开关器件)。开关114A在这里可以被称为高侧开关,并且开关114B在这里可以被称为低侧开关。降压转换器拓扑结构102还可以包括输出级,该输出级包括电感器电路系统(L)和电容器电路系统(C)。降压转换器拓扑结构102可以进一步包括具有电容Cpar的寄生电容116,其被配置为计及降压转换器102的非理想电路特性。开关114A可以包括P型开关(例如,PMOS器件)并且开关114B可以包括N型开关(例如,NMOS器件),然而,应当理解,在其他实施例中,开关114A和114B可以都是NMOS开关器件、PMOS开关器件,和/或开关114A可以是NMOS开关器件而开关114B可以是PMOS开关器件。寄生电容116、电感器电路系统(L)和电容器电路系统(C)可以在开关电压节点118处耦合在开关114A和114B之间。节点118处的电压可随后对应于Vsw。如本文所使用的,Vsw可以指开关节点118处的电压和/或开关节点本身118。开关控制器电路系统104被配置成生成开关控制信号105A和105B以控制开关114A和114B中的每一个的导通状态以产生输出电压(Vout(V出))和输出电流。在一些实施例中,开关控制器电路系统104可以被配置为生成开关控制信号105A和105B作为具有可控占空比的脉冲宽度调制(PWM)信号,以控制传递到耦合到Vout的负载(未示出)的功率。在其他实施例中,开关控制器电路系统104可以被配置为生成开关控制信号105A和105B作为具有可控频率的脉冲频率调制(PFM)信号,以控制传递到耦合到Vout的负载(未示出)的功率。因此,开关控制器电路系统104可以被配置为感测Vout和/或负载电流并相应地调整占空比和/或频率。在图1的示例电路系统中,当开关控制信号105A为低时,PMOS开关114A接通,而当开关控制信号105B为高时,NMOS开关114B接通。相反,当开关控制信号105A为高时,PMOS开关114A断开,并且当开关控制信号105B为低时,NMOS开关114B断开。开关控制器电路系统104可以被配置为控制处于连续导通模式(CCM)的开关114A,114B。当从电源系统100汲取最大负载电流时,连续导通模式意味着电感器电流不会低于零。降压DC-DC转换器被设计为在最大负载电流下有效,即,电感器电流大于或等于零。在连续导通模式中,在低侧开关114B接通并且电感器电流斜降的周期部分期间,开关节点电压Vsw可以等于Vref并且因此VLS=0。如果正在汲取小于最大电流,则随着电感器电流斜降而低侧开关114B接通,较小的负载电流可能导致负电感器电流。当电感器电流通过零时,VLS可以开始从零增加至与电感器电流的量和低侧开关114B的导通电阻有关的正值,如下:VLS=Vsw-Vref=IL*Rlowside其中Vsw是开关节点电压,VLS是跨低侧开关两端的电压,Vref是参考电压,IL是电感器电流并且Rlowside(R低侧)是低侧开关114B的导通电阻。当Vref=0(即接地)时,VLS=Vsw。为了防止负电感器电流或减少负电感器电流的量和持续时间,开关控制器电路系统104可以被配置为监视Vsw,并且如果在低侧开关114B接通本文档来自技高网...

【技术保护点】
1.一种装置,包括:开关控制器电路系统,所述开关控制器电路系统用于控制DC至DC转换器中的高侧开关和低侧开关的导通状态;以及过零逻辑电路系统,所述过零逻辑电路系统包括相位比较器电路系统、第一时钟控制电路系统和第二时钟控制电路系统,每个时钟控制电路系统包括一个或多个延迟元件,所述过零逻辑电路系统用于监视开关节点电压Vsw,并确定Vsw是否大于参考Vref,如果在所述低侧开关接通时Vsw大于Vref,Vsw大于Vref对应于负电感器电流,则所述开关控制器电路系统将断开所述低侧开关。

【技术特征摘要】
【国外来华专利技术】2015.12.23 US 14/757,7321.一种装置,包括:开关控制器电路系统,所述开关控制器电路系统用于控制DC至DC转换器中的高侧开关和低侧开关的导通状态;以及过零逻辑电路系统,所述过零逻辑电路系统包括相位比较器电路系统、第一时钟控制电路系统和第二时钟控制电路系统,每个时钟控制电路系统包括一个或多个延迟元件,所述过零逻辑电路系统用于监视开关节点电压Vsw,并确定Vsw是否大于参考Vref,如果在所述低侧开关接通时Vsw大于Vref,Vsw大于Vref对应于负电感器电流,则所述开关控制器电路系统将断开所述低侧开关。2.如权利要求1所述的装置,其中,所述第一时钟控制电路系统用于接收开关节点电压并提供第一经时钟控制信号输出,而所述第二时钟控制电路系统用于接收所述参考并提供第二经时钟控制信号输出,所述第一经时钟控制信号对应于Vsw且所述第二经时钟控制信号对应于所述参考。3.如权利要求1或2所述的装置,其中,每个时钟控制电路系统对应于接地调制延迟线。4.如权利要求1或2所述的装置,其中,每个时钟控制电路系统对应于栅极调制延迟线。5.如权利要求2所述的装置,其中,所述相位比较器电路系统包括D触发器,所述D触发器用于接收所述第一经时钟控制信号和所述第二经时钟控制信号,以及用于如果Vsw大于Vref则提供具有第一值的数字输出,否则提供具有第二值的数字输出。6.如权利要求1或2所述的装置,其中,所述过零逻辑电路系统进一步包括偏移电路系统,所述偏移电路系统用于调整与相位比较器电路系统相关联的阈值。7.如权利要求1或2所述的装置,进一步包括续流开关,所述开关控制器电路系统用于在高侧开关断开且所述低侧开关正在断开时接通所述续流开关。8.如权利要求3所述的装置,其中,所述第一时钟控制电路系统和所述第二时钟控制电路系统均包括延迟振荡器。9.如权利要求1或2所述的装置,还包括用于向所述第一时钟控制电路系统和所述第二时钟控制电路系统提供时钟输入的振荡器,所述振荡器包括多个延迟元件。10.一种方法,包括:由过零逻辑电路系统监视开关节点电压Vsw;由所述过零逻辑电路系统确定Vsw是否大于参考Vref,所述过零逻辑电路系统包括相位比较器电路系统、第一时钟控制电路系统和第二时钟控制电路系统,每一个时钟控制电路系统包括一个或多个延迟元件;以及如果在所述低侧开关接通时Vsw大于Vref,Vsw大于Vref对应于负电感器电流,则由开关控制器电路系统断开低侧开关。11.如权利要求10所述的方法,进一步包括:由所述第一时钟控制电路系统接收所述开关节点电压并且由所述第一时钟控制电路系统提供第一经时钟控制信号输出;以及由所述第二时钟控制电路系统接收所述参考并且由所述第二时钟控制电路系统提供包括一个或多个延迟元素的第二经时钟控制信号输出,所述第一经时钟控制信号对应于Vs...

【专利技术属性】
技术研发人员:V·韦德亚V·K·德K·拉维钱德兰
申请(专利权)人:英特尔公司
类型:发明
国别省市:美国,US

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1