碳化硅外延基板及碳化硅半导体装置制造方法及图纸

本发明专利技术涉及碳化硅外延基板及碳化硅半导体装置。碳化硅外延基板(51)具备：一导电型的碳化硅单晶基板(10)、上述一导电型的第1碳化硅层(21)、上述一导电型的第2碳化硅层(22)、和上述一导电型的第3碳化硅层(23)。碳化硅单晶基板(10)具备第1杂质浓度。第1碳化硅层(21)在碳化硅单晶基板(10)上方设置，具有比第1杂质浓度低的第2杂质浓度。第2碳化硅层(22)在第1碳化硅层(21)上方设置，具有比第1杂质浓度高的第3杂质浓度。第3碳化硅层(23)在第2碳化硅层(22)上方设置，具有比第2杂质浓度低的第4杂质浓度。

Silicon carbide epitaxial substrate and silicon carbide semiconductor device

The present invention relates to silicon carbide epitaxial base plate and silicon carbide semiconductor device. The silicon carbide epitaxial substrate (51) is provided with a conductive silicon carbide single crystal substrate (10), a conductive first silicon carbide layer (21), a conductive second silicon carbide layer (22), and a third silicon carbide layer (23) of the above conductive type. The silicon carbide single crystal substrate (10) has a concentration of first impurities. First the silicon carbide layer (21) is arranged on the silicon carbide single crystal substrate (10), and has a concentration of second impurity lower than that of the first impurity concentration. Second the silicon carbide layer (22) is arranged above the first silicon carbide layer (21), and has a third impurity concentration higher than the first impurity concentration. Third the silicon carbide layer (23) is arranged above the second silicon carbide layer (22), and has a fourth impurity concentration lower than the second impurity concentration.

【技术实现步骤摘要】
【国外来华专利技术】碳化硅外延基板及碳化硅半导体装置
本专利技术涉及碳化硅外延基板及碳化硅半导体装置。
技术介绍
碳化硅单晶具有大的绝缘破坏电场强度及高的热导率等优异的物性。因此，就代替以往作为半导体材料而广泛地使用的硅而使用碳化硅的半导体装置、即碳化硅半导体装置而言,作为高性能的半导体装置、特别是功率器件，受到期待。在碳化硅中，即使是同一化学式，也存在结晶结构不同的结晶多型(所谓的2H、3C、4H、6H、8H、15R型等)。这些中，4H型的碳化硅适于处理大电压这样的功率器件的用途。其中，“H”表示结晶多型为六方晶系(Hexagonal)，“4”表示为由Si(硅)和C(碳)构成的2原子层层叠4次的单元结构。4H型的碳化硅特别是具有作为适合功率器件的基板的材料的优点。具体地，其带隙大到3.26eV，另外，在与c轴平行的方向和垂直的方向上的电子迁移率的各向异性小。就碳化硅单晶基板而言,一般采用通过使含有Si及C的原料在坩埚内升华而进行种晶上的结晶生长的手法(升华再结晶法)来制造。为了以高成品率由1个基板得到尽可能多的碳化硅半导体装置，要求碳化硅单晶基板的整体为具有单一的结晶多型的均一的结晶。为了在满足这样的必要条件、并提高生产率，一直努力使基板的尺寸变大。已市售的基板的直径以往为100mm(4英寸)以下，但现在已增大至150mm(6英寸)。在碳化硅半导体装置的制造中，使用具有碳化硅单晶基板和在其上方通过外延生长所设置的碳化硅层的碳化硅外延基板。就外延生长而言，典型地采用使用有含有Si原子及C原子的原料气体的化学气相沉积(CVD)法来进行。外延层的至少一部分作为形成半导体元件结构的活性层来使用。通过调整活性层的杂质浓度及厚度，调整半导体装置的耐电压及元件电阻。具体地，活性层中的杂质浓度越低，另外，活性层的厚度越大，则得到越具有高的耐电压的半导体装置。就市售的碳化硅单晶基板而言，与硅单晶基板等相比，高密度地具有结晶缺陷。就结晶缺陷而言，由于在外延生长时从单晶基板向外延生长层(即至活性层)传播，可对碳化硅半导体装置的动作产生不良影响。作为碳化硅的代表性的结晶缺陷，可列举出贯穿螺旋位错、贯穿刃型位错、基底面位错、层叠缺陷等。基底面位错分解为2个部分位错，在它们之间伴有层叠缺陷。该层叠缺陷在将pin二极管等双极器件在正向上通电时，捕集注入的载流子的同时使其面积扩大。已知因此引起器件的正向电压下降的增大(例如，参照非专利文献1：JOURNALOFAPPLIEDPHYSICS99，011101(2006))。以下将该现象称为“通电劣化”。另外，本说明书内的“基底面位错”的表示包括上述“2个部分位错”的含义。已知：在表面具有从(0001)面倾斜几度的面的碳化硅基板中的基底面位错的许多在利用CVD法的外延生长时转换为对器件的影响程度更低的贯穿刃型位错。由于抑制上述的通电劣化，因此为了使基板中的基底面位错在外延生长时进行贯穿刃型位错转换的比例(转换率)提高，进行了各种的搭配。例如，根据日本特开2007-250693号公报(专利文献1)，在第1外延生长层的中途形成具有3×1019cm-3以上的杂质浓度的第2外延生长层。在第2外延生长层中结晶变形急剧地变大。根据上述公报，记载有：通过改变位错的方向性，可转换为对电特性难以产生不良影响的位错。但是，在该方法中，形成具有高杂质浓度的第2外延生长层的本身就可成为产生层叠缺陷的主要原因(例如参照非专利文献2：PHYSICAB376-377，338(2006))。另外，在第1外延生长层与第2外延生长层之间的杂质浓度分布的急剧的变化可使基底面位错重新产生。因此，实际上该方法的有效性低。另外，例如，根据日本特开2008-74661号公报(专利文献2)，公开有在碳化硅单晶基板上方具有抑制基底面位错密度的抑制层和在抑制层上方所形成的活性层的碳化硅外延基板。抑制层具有氮浓度向活性层侧以阶梯状减小的结构。现有技术文献专利文献专利文献1：日本特开2007-250693号公报专利文献2：日本特开2008-74661号公报非专利文献非专利文献1：JOURNALOFAPPLIEDPHYSICS99，011101(2006)非专利文献2：PHYSICAB376-377，338(2006)
技术实现思路
专利技术要解决的课题本专利技术人对上述的日本特开2008-74661号公报中记载的方法进行了研究，结果，虽然碳化硅外延基板中的活性层的基底面位错密度受到抑制，但使用该基板所制作的双极器件的通电劣化没有充分地受到抑制。予以说明，本说明书中的“双极器件”除了只进行双极动作的器件以外，也包含进行双极动作和单极动作的器件。因此，即使是一般多被划分为单极器件的MOSFET(MetalOxideSemiconductorFieldEffectTransistor，金属氧化物半导体场效应晶体管)，在其寄生pin二极管作为双极元件来动作的情况下，也相当于本说明书中的“双极器件”。这样的寄生pin二极管常常作为MOSFET的内藏二极管被有效利用。本专利技术为了解决以上的课题而完成，其目的是提供能够抑制双极动作时的通电劣化的碳化硅外延基板及碳化硅半导体装置。用于解决课题的手段本专利技术的碳化硅外延基板具有：一导电型的碳化硅单晶基板、上述一导电型的第1碳化硅层、上述一导电型的第2碳化硅层和上述一导电型的第3碳化硅层。碳化硅单晶基板具有第1杂质浓度。第1碳化硅层设置在碳化硅单晶基板上方，具有比第1杂质浓度低的第2杂质浓度。第2碳化硅层设置在第1碳化硅层上方，具有比第1杂质浓度高的第3杂质浓度。第3碳化硅层设置在第2碳化硅层上方，具有比第2杂质浓度低的第4杂质浓度。本专利技术的碳化硅半导体装置具有：一导电型的碳化硅单晶基板、上述一导电型的碳化硅单晶基板、上述一导电型的第1碳化硅层、上述一导电型的第2碳化硅层、上述一导电型的第3碳化硅层和与上述一导电型不同的导电型的第4碳化硅层。碳化硅单晶基板具有第1杂质浓度。第1碳化硅层设置在碳化硅单晶基板上方，具有比第1杂质浓度低的第2杂质浓度。第2碳化硅层设置在第1碳化硅层上方，具有比第1杂质浓度高的第3杂质浓度。第3碳化硅层设置在第2碳化硅层上方，具有比第2杂质浓度低的第4杂质浓度。第4碳化硅层设置在第3碳化硅层上方。予以说明，在上述中，就“在碳化硅单晶基板上方设置”的词句而言，只要不伴有特别的记载，则可意味着在碳化硅单晶基板上方直接设置和在单晶基板上方隔着某些层而设置的任意者。“在第1碳化硅层上方设置”、“在第2碳化硅层上方设置”和“在第3碳化硅层上方设置”的词句也表示同样的意思。专利技术的效果根据本专利技术的碳化硅外延基板，在用于制造碳化硅外延基板的外延生长时，碳化硅单晶基板中的基底面位错被第1碳化硅层转换为贯穿刃型位错。由此，外延生长时基底面位错向第3碳化硅层中的传播受到抑制。进而，在使用有该碳化硅外延基板的碳化硅半导体装置的双极动作时，从第1碳化硅层向第3碳化硅层的基底面位错的伸长被第2碳化硅层妨碍。因此，在双极动作时，能够抑制第3碳化硅层中的基底面位错的伸长及扩大所引起的通电劣化。根据本专利技术的碳化硅半导体装置，在用于制造碳化硅外延基板的外延生长时，碳化硅单晶基板中的基底面位错被第1碳化硅层转换为贯穿刃型位错。由此，在外延生长时基底本文档来自技高网...

【技术保护点】
1.一种碳化硅外延基板(51～53)，其具备：一导电型的碳化硅单晶基板(10)，其具有第1杂质浓度；所述一导电型的第1碳化硅层(21)，其被设置在所述碳化硅单晶基板(10)上方、具有比所述第1杂质浓度低的第2杂质浓度；所述一导电型的第2碳化硅层(22)，其被设置在所述第1碳化硅层(21)上方、具有比所述第1杂质浓度高的第3杂质浓度；和所述一导电型的第3碳化硅层(23)，其被设置在所述第2碳化硅层(22)上方、具有比所述第2杂质浓度低的第4杂质浓度。

【技术特征摘要】
【国外来华专利技术】2015.12.02 JP 2015-2353721.一种碳化硅外延基板(51～53)，其具备：一导电型的碳化硅单晶基板(10)，其具有第1杂质浓度；所述一导电型的第1碳化硅层(21)，其被设置在所述碳化硅单晶基板(10)上方、具有比所述第1杂质浓度低的第2杂质浓度；所述一导电型的第2碳化硅层(22)，其被设置在所述第1碳化硅层(21)上方、具有比所述第1杂质浓度高的第3杂质浓度；和所述一导电型的第3碳化硅层(23)，其被设置在所述第2碳化硅层(22)上方、具有比所述第2杂质浓度低的第4杂质浓度。2.根据权利要求1所述的碳化硅外延基板(51～53)，其中，所述第3杂质浓度为2×1019cm-3以下。3.根据权利要求1或2所述的碳化硅外延基板(51～53)，其中，所述第3杂质浓度为5×1018cm-3以上。4.根据权利要求1-3中任一项所述的碳化硅外延基板(51～53)，其中，所述第2杂质浓度为5×1016cm-3以上且1×1019cm-3以下。5.根据权利要求1-4中任一项所述的碳化硅外延基板(51～53)，其中，所述第4杂质浓度为1×1014cm-3以上且5×1016cm-3以下。6.根据权利要求1-5中任一项所述的碳化硅外延基板(51～53)，其还具备：具有第1面(S1)和与所述第1面(S1)相对的第2面(S2)、由碳化硅制作的缓冲层(29，29v)，所述第1面(S1)面对所述第2碳化硅层(22)，所述第2面(S2)面对所述第3碳化硅层(23)，所述缓冲层(29，29v)具有从所述第1面(S1)向所述第2面(S2)连续地减少的杂质浓度分布。7.根据权利要求1-5中任一项所述的碳化硅外延基板(53)，其还具备：具有第1面(S1)和与所述第1...

【专利技术属性】
技术研发人员：中村勇，小西和也，
申请(专利权)人：三菱电机株式会社，
类型：发明
国别省市：日本,JP